搜索提示
找到 761 个结果 查看 问题 帖子 排序依据
    Answered

  • RE: [参考译文] ADC12DJ3200EVM：ADC12DJ3200EVM 上 JESD204B 输出的 B Link 信号反转(相对于标准 FMC 极性)

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Dan、您好！ 完成通道极性是为了简化从 ADC 到 ADC EVM 上 FMC 连接器的布局。 如果这些通道上没有反相、则正负引脚将相互交叉。 此致、 Neeraj
    • Answered

  • [参考译文] ADC12D800RF：ADC评估板，采样速率超过500msps，带LVDS接口

    已解决
    Other Parts Discussed in Thread: ADC12D800RF , ADC12DL3200EVM , TSW14DL3200EVM 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1097561/adc12d800rf-adc-evaluation…
    • Answered

  • RE: [参考译文] ADC3644EVM：延迟与数据表不匹配

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 >反序列化是否在一个 DCLK 中完成？ 可以 我做了一些额外的实验、包括测量 进出 FMC 板的脉冲、且延迟仍然超过30ns。 我发现 ADC3644EVM 使用的线路驱动器会 在 ADC 本身之上增加另5.4ns 的延迟。 您是否能够修改 EVM 板并确认实际硬件上的13.3ns 结果？

  • RE: [参考译文] ADC12DJ3200EVM：ADC12DJ3200EVM 详细信息、用于验证与第三方 KU115开发板的兼容性

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好 Steven、 ADC12DJ3200EVM 设计文件包含 EVM 原理图、以便为您提供所有 FMC 连接。 您可以在此处下载... www.ti.com/.../ADC12DJ3200EVM 我还建议申请访问我们的 JESD IP。 与多个 FPGA 开发套件相比、我们有多个有关连接多个 ADC 和 DAC 的示例。 www.ti.com/.../TI-JESD204…
    • Answered

  • RE: [参考译文] ADC12DJ4000RFEVM：与 Xilinx VCU118评估板连接

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Lalit、 是的、我们已使用各种 Xilinx 开发平台测试了此 EVM 系列、但对于这些测试、SPI 将通过 ADC EVM 的 USB 端口发送、而不是通过 FPGA 的 FMC 接口发送。 我会建议向 Xilinx 询问将1.9V SPI 信号应用到其1.8V FPGA 组的结果。 可能没问题、但我建议您在尝试任何操作之前先与他们确认。 我们无法为您确认此信息。…
    • Answered

  • [参考译文] 适用于声纳应用的收发器卡建议

    已解决
    Other Parts Discussed in Thread: DAC3282 , ADC3681 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1255811/transceiver-card-proposal-for-sonar-applicat…
    • Answered

  • RE: [参考译文] ADS5404：数据转换器论坛

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Shine： 我在实验中设置 ADS5404EVM、并使用1)模拟输入和2)测试模式对其进行测试。我还导出了相应的寄存器写入、并在此处提供。 您提到过、" 我们设计的 ADC 板使用 FMC 连接器与 FPGA 板连接、但由于一些未知原因、我得到了周期性失真"-只是为了说明、这是否在同一时间可以正常工作？ 此外、ADC 输入端的输入振幅是40mV…
    • Answered

  • RE: [参考译文] TLV320AIC3110：TLV320AIC3110

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Samudralankaiah： 这是 EVM 提供的一个参考脚本。 它包含录音设置。 # --------------------------------------------------------------- page 0 is selected w 30 00 00 # s/w reset > 01 # PLL_clkin = BCLK…
    • Answered

  • [参考译文] ADC08DJ3200EVM：如何将 ADC08DJ3200EVM 连接到 AC701 FPGA 板

    已解决
    Other Parts Discussed in Thread: ADC08DJ3200EVM , ADC08DJ3200 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1246812/adc08dj3200evm-how-to-connect-adc08dj3200evm…
    • Answered

  • RE: [参考译文] AFE7900EVM：8b10b SYNCBIN 设计错误(连接到 ZCU102电路板时)？

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Mike： 请注意、在此参考设计中、同步引脚已配置为 CMOS、而不是 LVDS。 这是由 AFE 脚本中的"jesdABLvdsSync"和"jesdCDLvdsSync"参数设置的。 所以 FPGA 端的配置是正确的。 此外、 当使用 CMSO SYNC 时、AFE 同步引脚可以路由到 AFE 上的任何可用 GPIO 引脚…

未找到您搜索的内容？发布一个新问题吧。