搜索提示
找到 763 个结果 查看 问题 帖子 排序依据

  • RE: [参考译文] TMS320F28388D：如何获得稳定和精确的16位 ADC 结果

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 你(们)好 Devin 非常感谢您的详细建议。 我已根据 您的建议应用 PSIEVM 和 DIP-ADAPTER-EVM、将设置测试平台以在接收套件后重新验证 ADC 性能。 由于套件设置仍然需要等待一段时间、如果您已经对 C2000 16位 ADC 进行了测试、我是否可以帮助您共享测试结果 特殊 精度并以线性方式输入差分电压信号？
    • Answered

  • [参考译文] AFE58JD48EVM：AFE58JD48EVM：如何通过 GUI 配置 AFE58JD48

    已解决
    Other Parts Discussed in Thread: AFE58JD48 , AFE58JD48EVM , LMK04826 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1304113/afe58jd48evm-afe58jd48evm-how…

  • [参考译文] I2CM_SCL 在我读取/写入 ADC_Control 寄存器时保持低电平 USB-PD-CHG-EVM

    Other Parts Discussed in Thread: BQ25798 , TPS2552 , TPS25750 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1302997/usb-pd-chg-evm-01-i2cm_scl-stay…

  • [参考译文] I2CM_SCL 在我读取/写入 ADC_Control 寄存器时保持低电平 USB-PD-CHG-EVM

    Other Parts Discussed in Thread: BQ25798 , TPS2552 , TPS25750 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1302997/usb-pd-chg-evm-01-i2cm_scl-stay…
    • Answered

  • RE: [参考译文] TSW14J56EVM：如何通过 ADC34J45EVM 中的 FMC 配置 ADC34J45和 LMK04828 SPI

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 e2e.ti.com/.../ADC3xxxEVM-CPLD-Code.zipTom、 要在 FMC 模式下使用 CPLD、用户必须将 JP8上的跳线移至引脚1-2。 接下来、来自 FMC 连接器的信号必须满足 ADC 和 LMK 的 SPI 协议才能进行寄存器写入。 要执行寄存器读取、必须更改信号"FMC_DIR_CONTRAINE"。 未在此模式下测试 CPLD。 为供您参考…
    • Answered

  • RE: [参考译文] ADC12J2700：JESD204B 光链路

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 阿兰 您应该能够使用我们的 ADC 和 DAC JESD EVM 之一来实现此目的。 棘手的部分是通过链路获取同步信号，因为这是一个直流信号。 我们的演示使用低成本 FPGA 对同步进行编码，使用8b/10b 进行编码，然后使用另一个低成本 FPGA 在链路的另一端进行解码。 所有其它 JESD204系列信号，时钟和 SYSREF 直接馈入 Avago 光纤链路。 这确实需要定制的…

  • RE: [参考译文] TLV320AIC3120：无法测试音频环回和蜂鸣发生器

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 现在、我只需要为用户通知发出不同的蜂鸣声、将来我将需要录制和播放音频的功能。 我也尝试过这些设置、但仍然无法正常工作。 以下是我将使用的更新代码。 static const tlv_cmd_t init_cmd[] = { {0x00, 0x00}, // Page 0 {0x01, 0x01}, // sw reset // PLL config …

  • RE: [参考译文] ADS54J60EVM：不明原因的直流偏移

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Drew： 我们确实在 Xilinx ZCU102 FPGA 的 FMC 连接器上使用了 ADS54J60EVM。 输入信号是模拟 AWGN 的射频发生器和混频器的输出。 上述频谱是 FFT 累积超过1秒的结果、FFT 大小为 N=1024、并且还具有填充零函数(即：只有64个样本输入到 FFT 内核中是非零、其余为零)。 为了理解图例、仪表指的是与源的估计"距离…
    • Answered

  • [参考译文] ADC12DJ3200：ADC12DJ3200

    已解决
    Other Parts Discussed in Thread: ADC12DJ3200 , DAC38RF80 , ADC12DJ3200EVM 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/827085/adc12dj3200-adc12dj3200 …
    • Answered

  • RE: [参考译文] ADC12DJ5200RF：ADC 多芯片同步

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Rob： 感谢您的回答。 请找到所附的 ADC 时钟树以及 PLL 和 ADC 寄存器设置。 我们已经检查了两个 ADC 之间 的 SYSREF 计时、这两个 ADC 在每个功率周期都是恒定的。 很难检查 ADC 的采样时钟和 SYSREF 之间的相位、因为这是一种 FMC 设计、我们无法探测采样时钟。 但是、它们保持同相是很重要的吗？ 我们假设、即使采样时钟和 SYSREF…

未找到您搜索的内容？发布一个新问题吧。