搜索提示
找到 774 个结果 查看 问题 帖子 排序依据
    Answered

  • [参考译文] ADS52J65EVM：与 ZCU102 (或 ZC706)兼容？

    已解决
    Other Parts Discussed in Thread: LMK04821 , ADS52J65EVM , ADS52J65 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1215047/ads52j65evm-compatibility-with…
    • Answered

  • [参考译文] ADC12DJ3200：ADC12DJ3200

    已解决
    Other Parts Discussed in Thread: ADC12DJ3200 , DAC38RF80 , ADC12DJ3200EVM 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/827085/adc12dj3200-adc12dj3200 …
    • Answered

  • [参考译文] XEVMK2LX：支持的最大 ADC 数据速率

    已解决
    Other Parts Discussed in Thread: 66AK2L06 , RFSDK , DAC37J82 , ADC32RF80 , TIDEP0081 , DAC38J84 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/processors-group/processors/f/processors-forum/719180/xevmk2lx-maximum-supported…
    • Answered

  • RE: [参考译文] ADC12J2700：JESD204B 光链路

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 阿兰 您应该能够使用我们的 ADC 和 DAC JESD EVM 之一来实现此目的。 棘手的部分是通过链路获取同步信号，因为这是一个直流信号。 我们的演示使用低成本 FPGA 对同步进行编码，使用8b/10b 进行编码，然后使用另一个低成本 FPGA 在链路的另一端进行解码。 所有其它 JESD204系列信号，时钟和 SYSREF 直接馈入 Avago 光纤链路。 这确实需要定制的…
    • Answered

  • [参考译文] ADS54J40：4通道模式-未使用通道上的信号

    已解决
    Other Parts Discussed in Thread: ADS54J40 , THS4511 , ADS54J60 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/938782/ads54j40-4-lanes-mode---signal-on-unused…
    • Answered

  • RE: [参考译文] ADC12DJ5200RF：ADC 多芯片同步

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Rob： 感谢您的回答。 请找到所附的 ADC 时钟树以及 PLL 和 ADC 寄存器设置。 我们已经检查了两个 ADC 之间 的 SYSREF 计时、这两个 ADC 在每个功率周期都是恒定的。 很难检查 ADC 的采样时钟和 SYSREF 之间的相位、因为这是一种 FMC 设计、我们无法探测采样时钟。 但是、它们保持同相是很重要的吗？ 我们假设、即使采样时钟和 SYSREF…
    • Answered

  • RE: [参考译文] ADC12DJ3200EVM：无

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 你(们)好、扎赫 电路板架构使用 LMK04828的 PLL1通过 VCXO 生成100MHz 频率。 这可以选择性地锁定到应用于 CLKIN0的10MHz 基准。 LMX2582使用100MHz 基准来创建 ADC 采样时钟、以及在分配模式下驱动 LMK04828输出路径电路的相同频率时钟。 默认情况下、在 ADC12DJ3200和 LMK04828分配路径具有3200MHz…
    • Answered

  • [参考译文] AFE58JD48EVM：AFE58JD48EVM：如何通过 GUI 配置 AFE58JD48

    已解决
    Other Parts Discussed in Thread: AFE58JD48 , AFE58JD48EVM , LMK04826 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1304113/afe58jd48evm-afe58jd48evm-how…

  • RE: [参考译文] ADC32RF45EVM：+ Altera Arria V/10 SoC开发套件

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好，Raphael， 我们为TSW14J56选择的FMC连接以及我们的ADC和DAC基于Vita 57.1 ，至少在高速SerDes，GBT时钟以及用于SYNC和SYSREF的某些GPIO方面是如此。 在大多数情况下，FPGA平台(Altera或Xilinx)上的HPC FMC连接器至少将高速SerDes通道与LPC规范中的GPIO一起路由。 这对于我们的ADC EVM是可以正常工作的…

  • [参考译文] I2CM_SCL 在我读取/写入 ADC_Control 寄存器时保持低电平 USB-PD-CHG-EVM

    Other Parts Discussed in Thread: BQ25798 , TPS2552 , TPS25750 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1302997/usb-pd-chg-evm-01-i2cm_scl-stay…

未找到您搜索的内容？发布一个新问题吧。