搜索提示
找到 773 个结果 查看 问题 帖子 排序依据
    Answered

  • [参考译文] ADC16DV160：由 FPGA 驱动的时钟

    已解决
    Other Parts Discussed in Thread: ADC16DV160 , DAC5682Z , LMK04828 , CDCM7005 , LMK04803 , LMK04133 , LMK03806 , CDCM6208 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters…
    • Answered

  • [参考译文] CDCM7005：设置

    已解决
    Other Parts Discussed in Thread: ADC16DV160 , CDCM7005 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/756637/cdcm7005-setup 器件型号： CDCM7005 主题中讨论的其他器件： ADC16DV…
    • Answered

  • [参考译文] ADC12J4000EVM：与Xilinx ZCU102 Zynq UltraScale+ MPSoC兼容

    已解决
    Other Parts Discussed in Thread: ADC12J4000EVM , ADC12DJ3200 , ADC12J4000 , ADC12DJ3200EVM 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/665515/adc12j4000evm…

  • LMK04828: 实现多个LMK04828输出的时钟同步

    TI 认为已经解决
    Part Number: LMK04828 我需要做一块时钟验证板卡，它有7颗LMK04828,我的主控制板要放一颗，两块底板A，B上各放一颗，每块底板上各插两个FMC子卡，FMC子卡上也放一个LMK04828，我就是希望每个FMC子板上的LMK04828最终输出的ADC采样时钟和SYSREF是相位对齐的 。目前我的控制方案是，主控板C上是这样的,从CLKIN1输入一个外部的低频信号，从OSCIN输入VCXO(CVHD-950-122P880)产生的时钟,然后控制板C产生两对设备时钟(DCLKOUT…

  • RE: [参考译文] TLK100：通过 DSA (数字频谱分析仪)进行电缆诊断

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 还可以... 也许这个论坛帖子的32个用户中的一个能够回答一两个问题。。。 我们开始吧。 (结尾处有一个漂亮的图形...) Question： DSA 测试是否仅从一端进行？ 即远端 PHY 不需要处于特殊模式？ 远端是否需要一个活跃的 Phy？ ...或者变压器端接是否足够？ 这个 FAR PHY 是否需要是 TLK100？ 该 FAR PHY 是否需要处于"Cable…
    • Answered

  • RE: [参考译文] ADS54J54：获取代码组同步和初始通道分配时遇到困难。

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好， 这是在您自己的硬件上，而不是在EVM上？ 我还没有在我们拥有的TSW14J56 FPGA卡中看到EVM的这种行为，但我不必查看ADC的哪些功能，因为它会将JESD204b链路与FPGA同步。 我不得不问，您是否控制了进入您正在查看的频道的同步输入？ 设备有两个同步输入，一个用于通道A和B，另一个用于通道C和D。 TSW14J56的FPGA固件驱动两个同步信号到FMC连接器…
    • Answered

  • RE: [参考译文] ADS1258EVM-PDK：ADS1258EVM-PDK

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Sonia： 我知道有一个通用信号调节 PCB、该 PCB 设计用于连接所有基于 MMBX 的 EVM 上的 J1A、但没有专门用于 ADS1258EVM 充当 MUXOUT 和 ADCIN 引脚之间的缓冲器的功能。 我认为最初的目的是释放几个缓冲电路、这些电路可以直接插入 J2接头以实现此目的、但我认为这些电路板中的任何一个都没有发布。 如果您想使用 ADS1258EVM…
    • Answered

  • [参考译文] 惠斯通电桥 MS1451压力传感器与微控制器的适应

    已解决
    Other Parts Discussed in Thread: INA333 , ADS1014 , TIDA-00150 , PGA900 , PGA308 , PGA309 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/sensors-group/sensors/f/sensors-forum/572815/wheatstone-bridge-ms1451-pressure-sensor…

  • AIC3204应用疑问

    1、应用中，当REC和PLAYBACK切换采样率时，直接改写ADC或DAC对应的OSR值和Processing Blocks模式寄存器就能生效么？看文档还有个adaptive filter的使用，没看明白。 举个例子，例如当前PLAYBACK的采样率是44.1KHz，切换歌曲，歌曲采样率变为96KHz，此时寄存器直接改写DAC的OSR值为64和Processing Blocks模式为PRB_P9是不是就可以实时生效？还需要重新软复位寄存器和重新配置一次么？（假设音频时钟已得到正确的配置） 如果以上操作可以实现…

  • LMK 04828 使用单PLL 0-delay模式，通过PLL2倍频

    Other Parts Discussed in Thread: LMK04828 , ADC12J2700EVM TI的工程师您好： 我在使用贵公司的ADC12J2700EVM做设计时，想从LMK04828的OSCin端输入16MHz的时钟，只使用单个PLL，通过PLL2的0-delay模式倍频出2.56GHz的ADC采样时钟和0-delay的SYSREF 16MHz的时钟，遇到了PLL无法锁定的问题。我已经按附件的文档建议的修改了ADC12J2700EVM。
    • tidu752-Synchronization of JESD204B Giga-Sample ADCs using Xilinx Platform for Phased Array Radars.pdf

未找到您搜索的内容？发布一个新问题吧。