搜索提示
找到 464 个结果 查看 问题 帖子 排序依据
    Answered

  • [参考译文] DAC38J84EVM：FMC 上 JESD204B 引脚的 SYNC 信号未连接

    已解决
    Other Parts Discussed in Thread: DAC38J84EVM , DAC38J84 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1059678/dac38j84evm-sync-signal-of-jesd204b-pin…

  • [参考译文] DAC39J82EVM：无 DAC 输出、无警报

    Other Parts Discussed in Thread: DAC39J82EVM , LMK04828 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1308882/dac39j82evm-no-dac-output-no-alarms 器件型号…
    • Answered

  • RE: [参考译文] DAC39J82EVM：面向 DAC39J82EVM 和 Xilinx FPGA EVM 的图像、位流或应用

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Jim、 由于 TI JESD 内核也无法正常工作、因此同步会通过此设置持续切换(LMFS = 4 2 1)。 我们使用基准时钟(FMC 引脚 D4、D5 )=线路速率/40、并且不 存在内核时钟 。 将 slac690c 迁移到 KC705后、我们不会看到任何错误、但通道初始化失败、并且 Synch 在 ILA 阶段之后变为"0"。 这里非常奇怪的是、ILA_CONFIG…
    • Answered

  • [参考译文] 适用于声纳应用的收发器卡建议

    已解决
    Other Parts Discussed in Thread: DAC3282 , ADC3681 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1255811/transceiver-card-proposal-for-sonar-applicat…

  • RE: [参考译文] ADC12DJ3200EVM：ADC12DJ3200EVM 详细信息、用于验证与第三方 KU115开发板的兼容性

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好 Steven、 ADC12DJ3200EVM 设计文件包含 EVM 原理图、以便为您提供所有 FMC 连接。 您可以在此处下载... www.ti.com/.../ADC12DJ3200EVM 我还建议申请访问我们的 JESD IP。 与多个 FPGA 开发套件相比、我们有多个有关连接多个 ADC 和 DAC 的示例。 www.ti.com/.../TI-JESD204…

  • RE: DA8820评估板的控制模块

    可是文档上显示的DAC-FMC-Adapter 是用于高速DAC的，但是DAC8820不是高速DAC且文档中所列的也没有DAC8820. 因为我不是专门做硬件的，我的目的是使用做好的评估板实现我所需要的要求，主要是能够连续向DAC输入数据进而产生所需要的波形，然后我们已经有了xilinx的FPGA Virtex-5开发板， 我想问一下的是能不能用我们的FPGA板根据DAC8820的数据手册产生合适的时序控制DAC8820评估板？

  • [FAQ] [参考译文] [常见问题解答] AFE5818EVM：提供从 HSMC (Altera)和 FMC (Xilinx)到连接 TI 串行 LVDS 连接器的适配器的详细信息

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/711632/faq-afe5818evm-provide-details-about-the-adapters-from-hsmc-altera-and-fmc-xilinx-to-interface…
    • Answered

  • RE: [参考译文] LMK04828：用作常规时钟生成和分配芯片

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Derek： 非常感谢您努力以详细的方式回答我的问题。 我们仍然对什么是我们应用的最佳时钟分配机制感到困惑。 我们使用 DAC3484和 LMK 制作 FMC 板。 目标是同步将位于多个 FMC 卡上的所有 DAC3484。 假设 FMC 卡1是时钟方面的主器件。 它为板载 DAC 生成1.25GHz。 我们如何将样本1.25GHz 作为输入馈送到第二个 FMC…
    • Answered

  • RE: [参考译文] AFE7900EVM：8b10b SYNCBIN 设计错误(连接到 ZCU102电路板时)？

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Mike： 请注意、在此参考设计中、同步引脚已配置为 CMOS、而不是 LVDS。 这是由 AFE 脚本中的"jesdABLvdsSync"和"jesdCDLvdsSync"参数设置的。 所以 FPGA 端的配置是正确的。 此外、 当使用 CMSO SYNC 时、AFE 同步引脚可以路由到 AFE 上的任何可用 GPIO 引脚…

  • [参考译文] DAC39RF12EVM：DAC39RF12EVM 的设置

    Other Parts Discussed in Thread: DAC39RF12EVM 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1530427/dac39rf12evm-setup-for-dac39rf12evm 器件型号： DAC39RF1…

未找到您搜索的内容？发布一个新问题吧。