搜索提示
找到 473 个结果 查看 问题 帖子 排序依据

  • RE: [参考译文] TLV320AIC3100：DAC 开启时发出恒定嘶嘶声

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、 您的原理图看起来没有问题。 您描述的背景噪音是在耳机输出还是扬声器输出？ 还是麦克风的输出？ 我注意到您的脚本有一些问题。 我逐行检查是否有任何问题、并评论了我看到的内容、包括要修复的事项的笔记。 我还认为、应该修改一些行文、以便使之更好--我在评论中再次指出了这一点。 另外、我能问您为什么使用 PRB P11、以及为什么使用自适应滤波？ 在脚本中使用脚本之前、我们能否让脚本恢复为默认值…
    • Answered

  • RE: [参考译文] LMK04828：用作常规时钟生成和分配芯片

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Derek： 非常感谢您努力以详细的方式回答我的问题。 我们仍然对什么是我们应用的最佳时钟分配机制感到困惑。 我们使用 DAC3484和 LMK 制作 FMC 板。 目标是同步将位于多个 FMC 卡上的所有 DAC3484。 假设 FMC 卡1是时钟方面的主器件。 它为板载 DAC 生成1.25GHz。 我们如何将样本1.25GHz 作为输入馈送到第二个 FMC…

  • RE: [参考译文] ADC12DJ3200EVM：ADC12DJ3200EVM 详细信息、用于验证与第三方 KU115开发板的兼容性

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好 Steven、 ADC12DJ3200EVM 设计文件包含 EVM 原理图、以便为您提供所有 FMC 连接。 您可以在此处下载... www.ti.com/.../ADC12DJ3200EVM 我还建议申请访问我们的 JESD IP。 与多个 FPGA 开发套件相比、我们有多个有关连接多个 ADC 和 DAC 的示例。 www.ti.com/.../TI-JESD204…
    • Answered

  • [参考译文] 适用于声纳应用的收发器卡建议

    已解决
    Other Parts Discussed in Thread: DAC3282 , ADC3681 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1255811/transceiver-card-proposal-for-sonar-applicat…

  • [参考译文] DAC39J82EVM：无 DAC 输出、无警报

    Other Parts Discussed in Thread: DAC39J82EVM , LMK04828 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1308882/dac39j82evm-no-dac-output-no-alarms 器件型号…
    • Answered

  • [参考译文] ADC12DJ3200EVM：从何处从 TI 购买 FMC+转 FMC 适配器

    已解决
    Other Parts Discussed in Thread: ADC12DJ3200 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/844312/adc12dj3200evm-from-where-to-purchase-fmc-to-fmc-adapter…
    • Answered

  • [参考译文] DAC38J84EVM：为什么数据线会跳线？

    已解决
    Other Parts Discussed in Thread: DAC38J84 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1056098/dac38j84evm-why-the-data-lines-are-jumbled-up 器件型号： DA…
    • Answered

  • RE: [参考译文] AFE7900EVM：选择用于实现 ZCU102和 AFE7900/LMK 之间 SPI 通信的 FPGA 引脚时所需的帮助

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Bala： 我认为参考设计限制条件文件中所使用的时钟和信号存在混淆。 约束文件中的 sys_clk_p 是 JESD 内核时钟、该时钟用于从 ADC 通道数据中获取样本并将样本组合到 DAC 的通道数据中。 该时钟应由 AFE EVM 上的 LMK 提供。 SYSREF 也必须来自相同的时钟源、因此它也可以通过 FMC 连接器提供给 AFE EVM。 这两个引脚的 Y4和…
    • Answered

  • RE: [参考译文] ADC12DJ3200：使用 FMC+转 FMC 插入器时、有关查找引脚排列变化的文档是什么

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 你(们)好 FMC+转 FMC 插入器主要是从较大连接器到较小 FMC 连接器的机械适配器。 标准 FMC 引脚上的所有信号都直接连接在2个连接器之间。 FMC+特定行(L、M、Y、Z)上的任何信号都未连接到任何信号。 这些信号未连接到 FMC 连接器引脚。 由于这样就消除了编号更高的 JESD204B 数据对、因此在使用转接器时、仅支持使用1至8条通道的 ADC12DJ3200…
    • Answered

  • RE: [参考译文] AFE7900EVM：8b10b SYNCBIN 设计错误(连接到 ZCU102电路板时)？

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Mike： 请注意、在此参考设计中、同步引脚已配置为 CMOS、而不是 LVDS。 这是由 AFE 脚本中的"jesdABLvdsSync"和"jesdCDLvdsSync"参数设置的。 所以 FPGA 端的配置是正确的。 此外、 当使用 CMSO SYNC 时、AFE 同步引脚可以路由到 AFE 上的任何可用 GPIO 引脚…

未找到您搜索的内容？发布一个新问题吧。