搜索提示
找到 464 个结果 查看 问题 帖子 排序依据

  • RE: [参考译文] ADC32RF45EVM：+ Altera Arria V/10 SoC开发套件

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好，Raphael， 我们为TSW14J56选择的FMC连接以及我们的ADC和DAC基于Vita 57.1 ，至少在高速SerDes，GBT时钟以及用于SYNC和SYSREF的某些GPIO方面是如此。 在大多数情况下，FPGA平台(Altera或Xilinx)上的HPC FMC连接器至少将高速SerDes通道与LPC规范中的GPIO一起路由。 这对于我们的ADC EVM是可以正常工作的…

  • [参考译文] DAC5682Z：未清除FIFO错误

    Other Parts Discussed in Thread: DAC5682Z 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/626396/dac5682z-fifo-error-not-getting-cleared 部件号： DAC5682Z 您好…

  • [参考译文] ADS5263EVM：使用Xilinx (zc 706或kc 705) FPGA板(通过FMC-ADC适配器连接)从ADs5263 EVM中进行数据采集

    Other Parts Discussed in Thread: ADS5263 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/648249/ads5263evm-data-capture-form-ads5263-evm-using-xilinx-zc…
    • Answered

  • [参考译文] AFE7444EVM：按照说明和视频将 AFE7444EVM 置于环回模式后、无法看到 DAC A 输出

    已解决
    Other Parts Discussed in Thread: AFE7444 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/rf-microwave-group/rf-microwave/f/rf-microwave-forum/963143/afe7444evm-cannot-see-dac-a-output-after-following-instructions…
    • Answered

  • RE: [参考译文] DAC38RF82：DAC38RF82：DAC 通道 ID 和 OCTETPATH_SEL 之间的差异

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 黄 表10至27显示了数据应如何到达 DAC 的 RX 输入端。 这是器件内部的。 OCTETPATH_SEL 寄存器决定器件的哪个物理输入引脚连接到器件内的哪个 RX。 这允许用户将任何输入串行器/解串器数据路由到 DAC 上的任何输入串行器/解串器引脚。 然后、OCTETPATH_SEL 会校正布线期间可能发生的任何开关。 在大多数情况 下、来自 FPGA 的数据将遵循 JESD204B…
    • Answered

  • RE: [参考译文] GTX 收发器中的 JESD 链路参数更改和反射

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Vijay、 感谢您的支持。 我现在能够编译和生成位流 "JESD_LINK_PARAMETERs.h" 并更新 GTX 收发器包装程序。 2.创建了1tx1rx 配置文件(无 fb)。 [12410/12410]。 从 Latte 配置文件(122.88Mhz)生成 LMK0408时钟。 (在 VIO 中)将 主器件复位设置为"1"后、qpll0处于锁定状态为…

  • RE: [参考译文] TSW14J56EVM：DAC 格式模式、ADC 位封装通道模式(多个器件)

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Justin、 我假设您有一个定制板、其中包含2个 ADC 和2个 DAC 以及1个 FMC 连接器、您要连接到 TSW14J56EVM、对吧？ 时钟源是什么？ 您能否发送相关原理图？ 然后、您是否尝试在收发器模式下操作 TSW14J56？ 如果是、每个链路的 LMF 设置是什么？ 在收发器模式下运行 TSW14J56EVM 时、软件将需要一个单独的用于 ADC 的 ini…

  • [参考译文] Xilinx KCU105，带HSDC Pro和TI&#39；s JESD204B EVM

    Other Parts Discussed in Thread: ADC12J4000 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/584627/xilinx-kcu105-with-hsdc-pro-and-ti-s-jesd204b-evms 主题中讨论的其他部件…
    • Answered

  • [参考译文] DRV8886AT：表7。 自适应消隐时间与转矩 DAC 和微步长间的关系

    已解决
    Other Parts Discussed in Thread: DRV8886AT 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/motor-drivers-group/motor-drivers/f/motor-drivers-forum/874564/drv8886at-table7-adaptive-blanking-time-over-torque-dac-and…
    • Answered

  • RE: [参考译文] DAC37J82EVM：在 ILA 序列期间建立链路失败

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 布兰登 我查看了您的配置文件、我看到了许多我不喜欢的东西。 为了简单起见、您是否可以使用连接到 DAC EVM J17的500MHz 外部时钟源运行、并使用快速入门选项卡中的 GUI 设置？ 我不想使用 DAC PLL 或任何其他特性(NCO、混频器等)。 我想重点介绍如何使用最简单的设置启动和运行链路。 如果使用 GUI 设置、请确保使用 FPGA 中的通道 ID 0-3。…

未找到您搜索的内容？发布一个新问题吧。