搜索提示
找到 91 个结果 查看 问题 帖子 排序依据
    Answered

  • RE: ADC12D1800时钟芯片选择

    已解决
    http://www.ti.com/tool/jitter-snr-calc SNR=-20*log10(Fin*Jitter_total) 9516的jitter可以在手册中找到，Fin是你的输入频率。

  • RE: ADS1258: 使用内部16M时钟时动态性能变差

    手册上给的频谱图没有给出具体的clock jitter参数，不过您可以根据下面链接中提供的jitter与SNR的关系公式计算出需要的jitter参数： https://www.allaboutcircuits.com/industry-articles/resolving-the-signal-part-10-how-clock-signals-affect-precision-adcs/
    • Answered

  • RE: [参考译文] ADS8471：CONVST 抖动规格：为什么最大为10ps？

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Adam、 由于此 ADC 没有 EVM、因此我无法共享基准 BOM。 但是、我们有一个 SNR 与抖动 Excel 计算器工具、可用于展示在使用抖动为100ps 且输入信号为100kHz 的时钟源时 SNR 降级- SNR 将从所需的93dB 降低至84dB： 抖动规格为 1 Σ RMS 抖动、而非峰峰值。 许多基于晶体的振荡器可满足此要求。 注意：对于我们的精密 ADC…
    • Answered

  • [参考译文] ADS1675：时钟抖动/SNR 关系图

    已解决
    Other Parts Discussed in Thread: ADS1675 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1217297/ads1675-clock-jitter-snr-relational-graph 器件型号： ADS1675 …
    • Answered

  • RE: ADC3583: 在计算ADC3583的噪声电平时，为什么只需考虑INL，而不考虑DNL？

    已解决
    您好， 1、所附链接计算ADC噪声的方法有点绕，并且我不认为ADC的SNR与ADC的INL能扯在一起，因为SNR是ADC的AC参数而INL是ADC的DC参数。 您可以直接根据datasheet 知道ADC的SNR是84.5dB，然后满量程信号有效范围是 3.2*0.707 = 2.262Vrms. 最后根据SNR的定义就可以计算出噪声幅值： 20*log(Signal/Noise) = 20*log (2.262Vrms/x) = 84.5 dBFS. 其中x是噪声，根据上面这个式子就可以计算出噪声x…
    • Answered

  • RE: [参考译文] ADS117L11：ADC 的时钟选择

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Liping、 1) 1)在数据表中、它定义了25.6MHz 是典型的时钟输入。 因此、我使用24MHz 应该没问题、对吧？ 是的、24MHz 可以很好地工作；这是 ADS127L11评估板上使用的默认频率。 请注意、所有数据速率都将随输入频率而变化。 假设您使用 OSR32、当使用25.6MHz 振荡器时、数据速率将为400ksps。 使用24MHz 时、数据速率会降低24…

  • RE: ADS131M08: 外接时钟要求

    您好， ADS131M08 没有特定的精度或抖动要求，因为这取决于系统所需的性能级别。 由于时钟抖动是随机的，因此它会提高ADC中的噪声基线。如果您对ADC系统的噪声性能要求比较高，那么就需要选择jitter性能更好的时钟。 时钟对ADC噪声的影响取决于输入信号的SR以及时钟源中的时钟抖动量。您可以通过下面公式计算ADC信噪比(SNR)上限： 其中fin是输入信号频率，tjitter是时钟的抖动，OSR是Δ-Σ ADC的过采样率。可以看出在使用较高的过采样率(OSR)时，理想的SNR会得到改善。…

  • RE: ADC3663: + THS4541 capturing SNR degradation issue

    您好， 降低ADC SNR的噪声来源有很多，建议您逐一检查： 1、首先是供电电源纹波引入的噪声，评估参数是PSRR。模拟器件的供电电源一般建议是使用线性电源供电，不建议使用开关电源直接供电，因为开关电源有很高的开关频率会耦合到ADC。 2、然后是基准电压不稳定或存在噪声引入的误差。 3、时钟jitter 也会引入噪声，下面文档讲了ADC引入噪声的因素，以及怎样降低这些因素的影响： https://www.ti.com.cn/cn/lit/eb/slyy192/slyy192.pdf?ts=1695096288060&ref_url…
    • Answered

  • [参考译文] ADS4449：输入时钟抖动要求

    已解决
    Other Parts Discussed in Thread: ADC08D1520 , ADS4449 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1226752/ads4449-input-clock-jitter-requirements 器件型号…

  • RE: PCM4202: quad rate模式噪声很大

    波形质量都不好，我不确定这是示波器设置的问题还是时钟波形本身就这样，您可以分别单独再测下看看到底是哪里的原因； 如果时钟信号本身就这样，那么上述使用高采样率时输出噪声很大，那么很可能就是时钟信号的原因，因为时钟波形的jitter会影响ADC采集的结果，表现为降低SNR；

未找到您搜索的内容？发布一个新问题吧。