搜索提示
找到 89 个结果 查看 问题 帖子 排序依据

  • RE: 关于 PI_POS_REG4

    DMC MATH_v13.1.pdf F:\ti\controlSUITE\libs\app_libs\motor_control\math_blocks\v4.3\~Docs
    • Answered

  • [参考译文] ADS5294：抖动与 SNR

    已解决
    Other Parts Discussed in Thread: ADS5294 , LMK04826 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/735886/ads5294-jitter-vs-snr 器件型号： ADS5294 主题中讨论的其他器件…
    • Answered

  • [参考译文] 通过数字隔离器实现低抖动时钟

    已解决
    Other Parts Discussed in Thread: ISO721M , ISO7641FM , ADS1271 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/isolation-group/isolation/f/isolation-forum/735827/low-jitter-clock-via-a-digital-isolator 主题中讨论的其他器件： IS…
    • Answered

  • RE: [参考译文] ADC3441：输入时钟抖动折衷

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好 Ben、 理想情况下、时钟抖动不会影响 ADC 的杂散性能、因此 SFDR 应保持稳定、但 SNR 将主要受到影响。 第51页的这个图显示了 ADC 孔径抖动对增加输入频率(Fin)的影响。 理想情况下、您希望时钟源的抖动低于 ADC 的时钟源(~130fs)、以便最大限度地减少系统中的外部抖动。 输入频率越高、抖动对 SNR 的影响就越大。 此表说明了孔径抖动对输入频率的影响…
    • Answered

  • [参考译文] 如何降低 ADC 时钟抖动？

    已解决
    Other Parts Discussed in Thread: ADS42LB69 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/700147/how-to-reduce-adc-clock-jitter 器件型号： ADS42LB69 我使用的是 ADS42LB69…
    • Answered

  • [参考译文] PCM1794A：抖动要求/对SNR的影响

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/audio-group/audio/f/audio-forum/665733/pcm1794a-jitter-requirements-impact-on-snr 部件号： PCM1794A 为了满足指定的SNR (例如-125dB @ 17kHz)，SCK3上所需的最大抖动规格是多少？ 例如，使用48kHz采样时钟(SCLK3…
    • Answered

  • RE: SVPWM F240程序移植至F280x求指导

    已解决
    1220.spra524.pdf 5460.spra284a.pdf motorware软件用到的SVPWM也不一样， The SVM technique used with InstaSPIN is discussed in the following reference: Advanced Electric Drives, Analysis, Control and Modeling using Simulink, by Ned Mohan, MNPERE Press, Minneapolis…
    • Answered

  • RE: 关于ADS124S08的系统时钟问题，请TI技术支持一定回复。感谢！

    已解决
    您好！ 对于基于delta-sigma ADC的温度采样系统而言，时钟精度可以不过分关注，ADS124S08内部时钟就可以保证非常高的采样精度和温度分辨率。 对于ADC采样系统，时钟jitter主要是影响采样点，其误差服从高斯分布，最终的影响的降低了采样系统的信噪比，其计算公式如图所示。其含义是，时钟精度对SNR的影响一方面与jitter误差大小有关，另一方面也与被采样信号的变化速度有关。 温度采样系统通常被认为是直流采样系统，信号变化缓慢并不需要过分关注信噪比，只需保证线性精度，无噪声位数等既可…

  • C6655 DDR3 LEVELING时，DDR芯片在DDR3 Register Calc v4找不到，该如何处理？C6655是否支持芯片MT41K256M16TW-107？

    C6655 DDR3 LEVELING，所用DDR型号是MT41K256M16TW-107，在计算表格DDR3 Register Calc v4中找不到相关的芯片，如果将Device and speed grade设置成User Defined，其他参数就被锁定了，例如T_RP我需要修改为13.91，不知道需要怎么操作？SDCFG Configuration中的参数CL，我需要修改为13，可是下拉菜单中最大是11，请问是不是C6655不支持该型号的DDR芯片?如果支持，我这里的CL需要怎么输入13这个值…
    • 4Gb_DDR3L.pdf

  • 看不懂ads8328模数转换器文档时序图，求基于tms320f28027的驱动程序

    不太清楚文档中的说明，尤其是不清楚芯片达到控制逻辑，时序图看不懂，无法写驱动程序，求大神帮忙解释一下，十分感谢！
    • ads8328.pdf

未找到您搜索的内容？发布一个新问题吧。