搜索提示
找到 1,517 个结果 查看 问题 帖子 排序依据
    Answered

  • RE: [参考译文] BQ25173-Q1：有关 BQ25173Q1EVM Q1和 STAT、PG 引脚的问题

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Bill、 感谢您的快速回复。 我有一些后续问题、以确保我们遵循 TI 推荐的指南。 从您的响应中可以清楚地看出、P 沟道 MOSFET 正在用于降低 PG 引脚的漏电流；但是、它仍在上拉至 EVM 原理图中 LDO 的"上拉"电压。 我的问题是关于 不 使用外部 LDO 的情况。 在这种情况下、STAT 和 PG 引脚不存在上拉电压。 那么、如果我们不使用外部…
    • Answered

  • RE: [参考译文] BQ25173-Q1：有关 BQ25173Q1EVM Q1和 STAT、PG 引脚的问题

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Bill、 感谢您的快速回复。 我有一些后续问题、以确保我们遵循 TI 推荐的指南。 从您的响应中可以清楚地看出、P 沟道 MOSFET 正在用于降低 PG 引脚的漏电流；但是、它仍在上拉至 EVM 原理图中 LDO 的"上拉"电压。 我的问题是关于 不 使用外部 LDO 的情况。 在这种情况下、STAT 和 PG 引脚不存在上拉电压。 那么、如果我们不使用外部…
    • Answered

  • RE: [参考译文] BQ25173-Q1：有关 BQ25173Q1EVM Q1和 STAT、PG 引脚的问题

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Bill、 感谢您的快速回复。 我有一些后续问题、以确保我们遵循 TI 推荐的指南。 从您的响应中可以清楚地看出、P 沟道 MOSFET 正在用于降低 PG 引脚的漏电流；但是、它仍在上拉至 EVM 原理图中 LDO 的"上拉"电压。 我的问题是关于 不 使用外部 LDO 的情况。 在这种情况下、STAT 和 PG 引脚不存在上拉电压。 那么、如果我们不使用外部…
    • Answered

  • RE: [参考译文] TPS7A26：VPP 压摆率

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Sklar、 我需要了解我们是否可以在实验中捕获此 LDO 的开启测量值。 请给我几个工作日时间、以便与您联系。 如果我需要订购 EVM、发货需要5个工作日、测量需要1-2个工作日。 谢谢！ Stephen
    • Answered

  • RE: [参考译文] BQ25756：BQ25756 REGN 5V OUOUT 问题

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Ehan、 使用 JP2跳线设置. kinldy 查找附加的寄存器文件连接的 VSYS 和电压 DRV_SUP REGN LDO 输出上没有任何电容。 我们在 EVM 板上使用了相同的寄存器。 这是工作状态、我们得到输入电压29V 而没有 BAT load.e2e.ti.com/.../16-bit-resister.txte2e.ti.com/.../8-bit-resisters…
    • Answered

  • RE: [参考译文] LMZM23601：保持 PFM 的方法

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Dice-K： 我已经 在 EVM 中测试并确认了此行为。 随着 Vin 降至接近 Vout>、Vout 开始下降、因为 内部误差放大器 最初尝试保持先前的占空比> COMP 增加>超过 COMP 最小阈值、因此模式会转换到 FPWM、即使在非常轻的负载下也是如此。 对于您的应用、输入为~9.5V 至9.6V、Vout=8V；您可以将 TI LDO 用于低压降应用…
    • Answered

  • RE: [参考译文] TAS2118EVM：如何测量效率与输出功率间的关系

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Guande： 请参阅随附的简要文档。 e2e.ti.com/.../Efficiency-curve-testing-for-audio-amplifiers_2D00_v3_2D00_20250603_5F00_123841.pdf 正确、即使附加测量设备的阻抗可能远远大于测试负载本身、但最好移除放大器输出端的所有其他元件。 需要考虑的另一个重要事项(在随附文档中提到…
    • Answered

  • RE: [参考译文] 我需要具有 USB 输出的 ADC 板/设备以及 Linux 驱动程序/软件

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好 Henrik、 空闲时 EVM 会消耗70mA。 如果在数据表中规定的最大消耗量基础上增加70mA +裕量、我认为150mA 是您必须支持的最高消耗。 由于5V 电源直接通过 LDO、因此 LDO 定义了电压容差。 在您看到输出下降1%之前、输入电压可下降至低至4.4V。 在另一个方向、输入可以高达15V。 此致、 J·麦克弗森
    • Answered

  • RE: [参考译文] TPS27S100：即使在短路消除后、FLT 引脚也会锁存。

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Sooraj： FLT 引脚上的最大建议电压为5V、因为它在正常情况下被拉高、在发生故障时被拉低。 如果您正在使用 EVM 或外部电源、则 FAULT 引脚可由 LDO 上拉至5V。 由于开路负载保护是诊断的一部分、因此禁用它的唯一方法是关闭 DIAG_EN 引脚、这将消除所有保护(有关所有这些功能、请参阅下面的故障表)。 谢谢！ Rishika Patel…

  • [参考译文] TCAN11625-Q1：VLDO 输出故障

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1444215/tcan11625-q1-vldo-output-failure 器件型号： TCAN11625-Q1 工具与软件： 团队成员、您好！ 客户 正在测试我们的 EVM、发现 VLDO 输出问题： 当从睡眠模式断电然后立即上电时…

未找到您搜索的内容？发布一个新问题吧。