Other Parts Discussed in Thread: LMK02002 , CDCM6208 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/970045/lmk02002-need-4-ch-clock-gen-suggestion 器件型号: LMK0…
Other Parts Discussed in Thread: LMK03806 , LMK02002 , LMK04821 , LMK04906 我在一个UWB高精度定位系统里边,需要设计定位基站的时钟同步电路,具体是由恒温晶振输出10MHz的LVCMOS信号,输入给时钟综合器,最后输出38.4Mhz的信号。一开始打算用FPGA通过PLL倍频分频实现,后来了解到有这样的时钟发生、及相应的缓冲分配、抖动消除等电路,请问这两种方法哪个更好一点?
Other Parts Discussed in Thread: LMK02002 , LMK04000 , CDCE925 , CDCE62002 我做外扩AD用的,要求,能够提供1M到30M的时钟信号,要求时钟精度高,至少能够有两个时钟输出,一个产生高一点的,给AD和FIFO的输入端,另一个提供给DSP和FIFO的输出端。
Other Parts Discussed in Thread: CDCE925 , LMK02002 , LMK03000 CDCE925 能正确控制,参考pdf其最小输出频率可达FIN/PDIV,但是实测一块板子,外部晶振27M,能够输出5K,这个怎么设置才能出来啊,我死活只能到26K,这个是27M/1023(27M是晶振频率、1023是pdiv1)的值!哪位用过的提个醒啊!