搜索提示
找到 25 个结果 查看 问题 帖子 排序依据
    Answered

  • 使用CDCE925的问题，请教！

    已解决
    Other Parts Discussed in Thread: CDCE925 , LMK02002 , LMK03000 CDCE925 能正确控制，参考pdf其最小输出频率可达FIN/PDIV,但是实测一块板子，外部晶振27M,能够输出5K,这个怎么设置才能出来啊，我死活只能到26K,这个是27M/1023(27M是晶振频率、1023是pdiv1)的值！哪位用过的提个醒啊！
    • Answered

  • 使用National Clock Desige Tool 如何实现LMK04803的Single PLL模式设计

    已解决
    Other Parts Discussed in Thread: LMK04803 , LMK04000 , LMK02000 , LMK03000 , CODELOADER 下载了National Clock Desige Tool , 在该设计软件里面，LMK04803被缺省设定为Dual PLL模式。 我的设计方案是Single PLL模式，只用PLL2，不用PLL1 : Crystal ------> PLL2------>Divider------>Delay------>Output.…
    • Answered

  • 寻求产生30.4MHz时钟的方案设计

    已解决
    Other Parts Discussed in Thread: LMX2581 , LMK03000 大家好！我需要产生30.4MHz的时钟，对时钟要求是频偏和相噪指标都得很好。因为没有高精度30.4MHZ的晶振，现拟采用10MHZ 的OCXO，经过LMX2581倍频到60.8MHz后再二分频降到30.4MHz，不知道这样行不行？请问大家能帮忙提供一个解决方案吗？

  • 回复: LMK3000锁相功能未实现问题

    谢谢您的帮助！按您的指导进行了测量： 输入参考频率是10M，设置参数为VCODIV=2， RDIVDER=1，NDIVIDER=60， 分别测量了LD脚的输出均为5M，且各自锁定于输入参考频率和输出端口频率，说明送入鉴相器的信号是正确的。但输入输出仍然无法锁定。 将寄存器14 PLLMUX参数工作于模式3时，LD脚时高时低。 另请问LMK03000的OSCIN输入是否不支持方波输入，而必须输入正弦波？谢谢！

  • 回复: 有关时钟问题

    你好请选用cdce62005或lmk03000

未找到您搜索的内容？发布一个新问题吧。