搜索提示
找到 69 个结果 查看 问题 帖子 排序依据

  • RE: [参考译文] LMK04806：如何同步多个 LMK04806

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好！ 使用 SYNC 输入会使所有有效时钟输出共用一个上升沿(通过固定数字延迟进行编程)。 它通过复位输出分频器来实现这一点。 但是、对于单环路 ZDM、输出相位将与 OSCin 的输入对齐。 请告诉我这是否解答了您的问题。 此致、 会的
    • Answered

  • RE: [参考译文] LMK04806：不同 IC 的输出相位噪声

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Gary、 通过对 EVM 进行测试、我能够找到导致 PLL 无法锁定的原因。 我注意到 PLL2_N_CAL 设置为12、此时它应与您在 PLL2 GUI 页面中设置为10的 PLL_N 匹配。 当只将 PLL2_N_CAL 写入12时、锁定没有 丢失。 但是、当写入 PLL2_N_CAL 至12然后重写所有其他寄存器时、会失去锁定、因为 VCO 被触发进行重校准并且 PLL2_N_CAL…
    • Answered

  • [参考译文] DAC37J82：配置查询

    已解决
    Other Parts Discussed in Thread: DAC37J84 , LMK04806 , DAC37J82 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1267397/dac37j82-configuration-inquiry 器件型号…
    • Answered

  • RE: [参考译文] LMK04806：PLL 可以#39；t 锁定在双环路模式

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 罗好、 我注意到您的 PLL2可能无法锁定的三个原因。 首先、为了锁定任何 PLL、您必须选择介于器件范围之间的 VCO 频率(在本例中、内部 VCO 范围为2750MHz 至3072MHz)。 由于您选择的 VCO 频率为2400MHz、因此超出范围、不会锁定您的 PLL。 PLL 被解锁的另一个原因可能是在时钟输出页面上、对于模式、您在用户控件和输出选项卡中设置了时钟分配…

  • LMK04806: oscin悬空

    TI 认为已经解决
    Part Number: LMK04806 Other Parts Discussed in Thread: LMK04832 你好，如果oscin悬空，clkout可以输出时钟吗
    • Answered

  • RE: [参考译文] LMK03806：输出时钟未锁定失败。

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 你好，Seung， 我注意到该器件的 TICSpro 配置文件存在一些问题。 我还在使用您提供的配置文件时遇到问题、因此我进行了自我复制。 e2e.ti.com/.../220808_2D00_Speed-duo-3.5G-_2800_CanLock_2900_.tcs 另一种适合我的解决方案是使用 LMK04806器件配置文件、该配置文件是 LMK03806的一个引脚、唯一的区别是…

  • LMK04806: 技术咨询

    TI 认为已经解决
    Part Number: LMK04806 你好， 请问一下， LMK04806上电后，通过Microwire接口写入寄存器的过程是怎样的?是否有相关详细的资料参考，谢谢 。
    • Answered

  • RE: [参考译文] LMK04806：TICS 专业版设计审查

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Timothy、 我们发现该接口存在错误。 我们正在努力确保将配置正确写入芯片。
    • Answered

  • RE: [参考译文] LMK04806：LMK04806调试中遇到问题

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好 Gabriel、 [引用 userid="470630" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1050180/lmk04806-problems-encountered-in-lmk04806-debugging ]1. 寄存器 R0的读取和写入不一致(写入0x00145000…
    • Answered

  • RE: [参考译文] LMK04806：0延迟模式存在一些问题

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Derek 我已经尝试过 TI 原始工程师回复的示例。 有一个时钟输出、但是输出时钟的频率不准确、并且 PLL 不能被锁定。 我想知道外部环路滤波器的带宽设置是否不合理：BW = 240kHz、相位裕度= 70°。 2.同步信号是否会影响零延迟模式下的 PLL 锁定状态？ 调试非零延迟模式时、发现当 SYNC 为低电平时、时钟没有输出。 我在规范中读出、建议在零延迟模式下使用绝对动态延迟…

未找到您搜索的内容？发布一个新问题吧。