E2E™ 设计支持
E2E™ 设计支持
  • 用户
  • 站点
  • 搜索
  • 用户
  • E2E™ 中文设计支持 >
  • 论坛
    • 放大器
    • API 解答
    • 音频
    • 时钟和计时
    • 数据转换器
    • DLP® 产品
    • 接口
    • 隔离
    • 逻辑
    • 微控制器
    • 电机驱动器
    • 处理器
    • 电源管理
    • 射频与微波
    • 传感器
    • 站点支持
    • 开关与多路复用器
    • 工具
    • 无线连接
    • 参考译文
    • 存档组
    • 存档论坛
  • 技术文章
    • 模拟
    • 汽车
    • DLP® 技术
    • 嵌入式处理
    • 工业
    • 电源管理
  • TI 培训
  • 快速入门
  • English
  • 更多
  • 取消


搜索提示
找到 142 个结果 查看 问题 帖子 排序依据
    Answered
  • RE: [参考译文] LMK0.4828万BEVM:时钟频率与软件计算不同?

    admin
    admin
    已解决
    请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。 您好Souren: 注意使用LMK0.4828万时,您将无法同时获得16 MHz和800 kHz。 假设您使用的是2370 MHz的VCO0,则设备时钟的最大分频器为32,这将使您达到74.0625 MHz。 通常,我建议LMK0.4821万,它在VCO1上具有VCO分频器(2至8),允许输出低频。 但是,要同时获得60 MHz和16 MHz,您需要240 MHz * n…
    • 8 年多前
    • 时钟和时序(参考译文帖)
    • 时钟和时序(参考译文帖)(Read Only)
  • RE: How to design a PLL clock circuit that can receive a WordClock input and output BCLK

    Kailyn Chen
    Kailyn Chen
    Hello, For any PLL requirement, I would recommend to use the TI Clock Tree Architect tool to generate your required clocks, which will recommend you the part for your clocks requirement. https://www.ti.com/tool/CLOCK-TREE-ARCHITECT According to your requirement…
    • 4 年多前
    • 音频
    • 音频论坛
<

未找到您搜索的内容?发布一个新问题吧。

  • 发布新问题