搜索提示
找到 1,655 个结果 查看 问题 帖子 排序依据
    Answered

  • [参考译文] LMK04828：T_SKEW

    已解决
    Other Parts Discussed in Thread: LMK04828 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1046697/lmk04828-t_skew 器件型号： LMK04828 您好！ 根据数据表、T 偏斜典型值为50ps、 例如、如果两个器件的…

  • LMK04828: 输出幅值很低

    TI 认为已经解决
    Part Number: LMK04828 Other Parts Discussed in Thread: ADC12DL3200EVM , 参考adc12dl3200evm设计的，晶振输入幅值和 adc12dl3200evm的晶振基本一样，但lmk04828的时钟输出幅值只有20mv.
    • Answered

  • [参考译文] LMK04828：CLKIN2/CLKIN2*宜必思机型

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1080302/lmk04828-clkin2-clkin2-ibis-model 部件号： LMK04828 您好， 我的客户希望使用宜必思模型模拟 CLKin2/CLKin2* PIN。 但是，TI.com 上的…

  • [参考译文] LMK04828：PLL1未锁定

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1064378/lmk04828-pll1-is-not-locking 器件型号： LMK04828 大家好、 对于200MHz 的输出频率、我将 LMK04828B 与以下连接配合使用。 CLKin0输入频率–TCXO…
    • Answered

  • RE: [参考译文] LMK04828：同步2个 LMK04828器件的所有输出

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 大家好、 虽然可以使所有16个输出大致对齐(在1/2 LMK04828 VCO 周期内)、而无需对时钟树的拓扑进行任何重大更改、但该解决方案将非常复杂、涉及来自 OCXO 附近的某些器件的非常精确的计时和同步事件、 并且由于 PLL2相位检测器频率较低、可能会受到不良相位噪声的影响。 还有其他方法可以显著简化设计。 例如、通过使用"主器件"LMK04828从 OCXO 生成参考时钟并将新参考扇出到每个从器件板…
    • Answered

  • [参考译文] LMK04828：SPI 引脚

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1050917/lmk04828-spi-pins 器件型号： LMK04828 您好！ 在 kΩ 表中、SPI 引脚具有此注释"标称160k Ω 下拉电阻" 这意味着什么？ 是否内置了下拉电阻器或需要外部160K…
    • Answered

  • RE: [参考译文] LMK04828：LMK04828分配模式相位噪声

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Derek： 非常感谢。 这解决了我的问题。 此致、 Daniel

  • LMK04828: buffer模式和输出时钟波形确认

    TI 认为已经解决
    Part Number: LMK04828 准备使用按照如下方式使用： 1. buffer模式 输入时钟2.5ghz，然后其他时钟（5Mhz 2.5g 100mhz 125mhz等） 请问输出时钟是什么波形，和输入有关吗？抖动增加多少？ 2. 输入10mhz参考，然后产生其他时钟 （5Mhz 2.5g 100mhz 125mhz等） 该种模式下输出的波形是正弦波，还是方波？ 注： 2.5Ghz用于ADC采用，5M用于sys clk，其他fpga使用
    • Answered

  • [参考译文] LMK04828：PLL 的输出频率变化

    已解决
    Other Parts Discussed in Thread: LMK04828 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1076546/lmk04828-shifting-in-the-output-frequency-of-pll 部件号： LMK04…

  • LMK04828: LCPECL的电平标准是什么

    Part Number: LMK04828 在datasheet上看到LMK04828支持LCPECL，请问什么是LCPECL，LCPECL和LVPECL的区别是什么呢？

未找到您搜索的内容？发布一个新问题吧。