搜索提示
找到 1,580 个结果 查看 问题 帖子 排序依据

  • LMK04828 使用单PLL ，0-delay mode 不lock

    Other Parts Discussed in Thread: LMK04828 , LMK04808 LMK04828 使用单PLL 2，PLL1被PD了，设置成0-delay mode，用clock Design tool 调整了环路，但是还不能lock，是不是0-delay必须用双PLL？，0-delay模式需要注意什么？
    • Answered

  • RE: [参考译文] CCS/LMK04828：如何在使用 SYSREF 请求模式或 SYSREF 编译器模式时配置 LMK04828B 寄存器？

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 请按照 LMK04828数据表"9.3.2.1.1 SYSREF 示例设置"中的步骤操作。 这是一个脉冲 SYSREF 生成示例。 如果您选择连续模式、则应根据表1正确选择步骤5、并且可以禁用脉冲模式相关位。 Alan
    • Answered

  • LMK04828 PLL2无法LOCK

    已解决
    Other Parts Discussed in Thread: LMK04828 , CODELOADER TI工程师, 你们好！我在配置LMK04828时，使用单PLL模式（PLL2),PLL1 powerdown.PLL2的鉴相频率设定为100M!通过示波器观测时钟有输出。但是Status_LD2引脚（已经配置为pll2 lock标志）为低，读取0x183寄存器，寄存器值也为0x00，表明PLL2未锁定！！ 反复看datasheet，看到LOCK信号与 PLL2_DLD_CNT设定有关. 设定50ppm…

  • LMK04828的SYNC管脚是否支持连续的周期信号输入分频

    Other Parts Discussed in Thread: LMK04828 , CDCLVD2108 如题，设计需要把频率为100MHz占空比为50%的正弦波和频率为1MHz占空比为50%的方波同步信号分别分成各6路共12路输出（频率不变），想用LMK04828实现，请问是否支持？谢谢！

  • lmk04828多通道相位对齐功能

    Other Parts Discussed in Thread: LMK04828 lmk04828如何实现每次上电重配后通道间的相位关系保持不变？ 是否利用0_delay功能和sync功能可以实现？是的话如何设置？项目紧急，希望TI同事多多支持，谢谢
    • Answered

  • [参考译文] DAC38J84：DAC38J84和 LMK04828之间的怪异交互

    已解决
    Other Parts Discussed in Thread: LMK04828 , DAC38J84 , ADC32RF45 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/609805/dac38j84-weird-interaction-between…

  • [参考译文] DAC38J84：DAC34J84、LMK04828 -热焊料疲劳(热循环)数据

    Other Parts Discussed in Thread: LMK04828 , DAC38J84 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/611931/dac38j84-dac34j84-lmk04828---thermal-solder…
    • Answered

  • 关于LMK04828 VCXO振荡器输入

    已解决
    Other Parts Discussed in Thread: LMK04828 你好，参考了两个LMK04828的评估板，原理图中的VCXO振荡器都是六个引脚的，两路输出，为什么到最后板子却采用了一个四个引脚的振荡器，只有一路输出了呢？是原理图有误吗？还是其他原因。谢谢！

  • LMK04828的PLL一直不lock

    Other Parts Discussed in Thread: CODELOADER 我现在用codeloader导出register的值，然后通过spi去配置芯片，发现两个STATUS_LD一直是低，不lock。而且我配置的输出100MHz，示波器测出来总是98MHz左右的。当我慢慢调高输出的时钟，测出来会发现频率变成102MHz了。它的输出时钟频率会跳过中间的100MHz。下面是我的一些配置截图。PLL1的CLKin我选择的是CLKin1 ，CLKin1的122.88MHz是另外一个时钟芯片的配置输出时钟给他的…
    • Answered

  • [参考译文] LMK04828：时钟设计工具在加载程序状态时崩溃。 操作系统为 Win7 SP1 64位。

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/670339/lmk04828-clock-design-tool-crash-when-load-program-state-os-is-win7-sp1-64bit 器件型号： LMK04828

未找到您搜索的内容？发布一个新问题吧。