搜索提示
找到 763 个结果 查看 问题 帖子 排序依据
    Answered

  • [参考译文] LMK04832：SDCLK1和 DCLK8为&quot；not&quot；在我同步分频器后相位对齐[&quot；off&quot；by 1 VCO Clock]

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/909518/lmk04832-sdclk1-and-dclk8-are-not-phase-aligned-after-i-sync-the-dividers-off-by-1-vco-clock 器件型号： LM…
    • Answered

  • [参考译文] LMK04832：双环路模式和 OSCin_FREQ 寄存器编程问题。

    已解决
    Other Parts Discussed in Thread: LMK04832 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/841793/lmk04832-dual-loop-mode-and-oscin_freq-register-programming…

  • RE: LMK04832无法Locked，求助！！！

    我们测试了: 1、CP1的电压3.27V, 2、PLL1_N的输出，在1.2M -- 4.2M之间跳动， 3、PLL2_R的输出，稳定在500kHz，--> 这个是否说明10MHz参考输入是良好的？ 4、 VCXO的输出100MHz, 5、参考电路见最后一个图片，环路滤波参数参考的你们官方的DEMO板设计。
    • Answered

  • [参考译文] LMK04832EVM：无法设置 LMK04832在双环路模式下运行

    已解决
    Other Parts Discussed in Thread: LMK04832 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/833011/lmk04832evm-can-not-setup-lmk04832-operate-in-dual-loop-mo…
    • Answered

  • RE: [参考译文] LMK04832：抖动与 PVT 的关系

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Matan、您好、 希望这些指南能帮助您解决问题。 数据传输。 相位噪声的变化比环路带宽大。 对于室温为2.5GHz 的 VCO、对于12kHz 至20MHz 类型集成、我预计约为+5ps 至热、-5ps 至冷。 对于室温3.2GHz VCO、对于12kHz 至20MHz 类型集成、我预计约为+10ps 至 HOT、-10ps 至 COLD。 对于2.5GHz VCO…
    • Answered

  • [参考译文] LMK04832：使用1.2共模电压将 CLKin0连接到 FPGA 的直流耦合 LVDS 信号

    已解决
    Other Parts Discussed in Thread: LMK04832 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/859924/lmk04832-connecting-clkin0-to-dc-coupled-lvds-signal-from-fpga…
    • Answered

  • RE: [参考译文] LMK04832：是否有 MSP430寄存器编程示例？

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 这可能会略有帮助。 所使用的处理器没有 SPI 功能、因此它只是位拆裂。 客户考虑的处理器具有 USI (SPI)功能。 感谢您的反馈。 此致、 涉水
    • Answered

  • RE: [参考译文] LMK04832：符合 JESD204B 标准的低频时钟分配、具有超低相位噪声

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Dan、 LMK04832是我们目前拥有的唯一符合 JESD 标准的缓冲器/分频器、它具有正确数量的输出。 在分布模式下、近端输入的分布模式数据中没有很多相位噪声。 对于 LVPECL2.0、PLLatinum Sim 预测122.88MHz 载波的噪声为-160dBc。 但这是本底噪声、因此在这些低偏移条件下、闪烁噪声可能会对您造成影响。 此致、 Dean
    • Answered

  • [参考译文] LMK04832：选择级联配置时、N_divider、N_cal_divider 和 N_prescaler 之间的关系

    已解决
    Other Parts Discussed in Thread: LMK04832 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/824657/lmk04832-relationship-between-n_divider-n_cal_divider-and-n_prescaler…
    • Answered

  • [参考译文] WEBENCH®︎工具/LMK04832：PLLatinum 工具：PLL 和 VCO 噪声

    已解决
    Other Parts Discussed in Thread: LMK04832 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/808502/webench-tools-lmk04832-pllatinum-tool-pll-and-vco-noise 器件型号…

未找到您搜索的内容？发布一个新问题吧。