搜索提示
找到 763 个结果 查看 问题 帖子 排序依据
    Answered

  • RE: [参考译文] USB2ANY：使用 I2C 通过 TICS Pro 对 LMK04832进行编程、但不生成+3.3V_EXT、EXT3.3V_EN 为0

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Hsinru、您好！ 恐怕 LMK04832不支持 I2C 编程。 它支持3线 SPI 编程。
    • Answered

  • RE: [参考译文] WEBENCH®︎工具/LMK04832：PLLatinum 工具：相位噪声图未按预期建模

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、奥斯汀、 加载 LMK04832时、您可以选择 PLL1或 PLL2进行仿真。 在 PLLatinum sim 中仿真双环路器件需要首先仿真 PLL1、从而节省输出、并将其用作 PLL2的输入。 现在、您通常不需要考虑第一步、只需使用开环 VCXO 相位噪声曲线作为 PLL2的参考即可。 但是、如果您担心 PLL1环路带宽附近/下方的相位噪声或担心衰减、PLL1将提供一个特别嘈杂的输入…
    • Answered

  • [参考译文] LMK04832：能否超出数据表中规定的 PLL2基准输入的最大 Foscin

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/808473/lmk04832-can-i-exceed-the-maximum-foscin-for-pll2-reference-input-as-stated-in-the-datasheet 器件型号： LM…
    • Answered

  • [参考译文] LMK04832：关于 quot；LMK04832EVM 用户-# 39；s 指南与 quot；和&quot；PLLatinum Sim 与 quot；的计算结果差异。

    已解决
    Other Parts Discussed in Thread: LMK04832EVM , LMK04832 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/853095/lmk04832-about-difference-of-calculation-result…
    • Answered

  • [参考译文] LMK04832：使用多个器件！

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/693366/lmk04832-using-multiple-devices 器件型号： LMK04832 支持、我需要在设计中使用多个器件、因为我需要更多的时钟对。 我能否只使用一个 VCXO 并为第二个器件提供 DCLK…
    • Answered

  • [参考译文] LMK04832：通道间距与相位检测器频率之间的关系

    已解决
    Other Parts Discussed in Thread: LMK04832 , LMK03318 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/794036/lmk04832-relationship-between-channel-spacing-and…
    • Answered

  • [参考译文] LMK04832：从下电上电到下电上电的确定性输出相位？

    已解决
    Other Parts Discussed in Thread: LMK04832 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/783844/lmk04832-deterministic-output-phase-from-power-cycle-to-power…
    • Answered

  • RE: [参考译文] WEBENCH®︎工具/LMK04832：绕过 PLL 并直接连接到输出时钟分频器

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、奥斯汀、 PLLatinum sim 对 LMK04832的 PLL1和 PLL2进行建模。 我们没有针对分配模式的专用模型。 但是、如果您使用 PLL2进行建模并使用窄环路带宽、这可以让您了解本底噪声、但由于输入缓冲器噪声增加、实际值会更高。 我对您损坏 PLL 中振荡器的问题有点困惑。 73、 Timothy
    • Answered

  • RE: [参考译文] LMK04832：仅当 LOS_EN = 1且 PLL2锁定时间为1600ms 时、用于 CLKin1的 LOS 才起作用！ [应为8、192/100MHz]

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 ………ID_MASKREF…..in“B”数据表……。“预期”读回值为0x50 μ..ID_MASKREV……..in“C”数据表……。“预期”读回值为 0x70。 我想我拥有的 LMK04832评估板将 返回0x60 用于 ID_MASKREF……。但我今天必须“仔细检查”它！ 问题3：TI 目前交付的“当前”芯片产品是否“今天”………在 ID_MASKREF 级别 0x70 …
    • Answered

  • [参考译文] LMK04832：时钟发生器输入时钟和 VCXO 要求

    已解决
    Other Parts Discussed in Thread: LMK04832 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/709438/lmk04832-clock-generator-input-clock-and-vcxo-requirements …

未找到您搜索的内容？发布一个新问题吧。