搜索提示
找到 69 个结果 查看 问题 帖子 排序依据
    Answered

  • RE: [参考译文] LMK04832EVM：差分信号极性和命名

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 [报价 userid="593541" url="~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1325824/lmk04832evm-differential-signals-polarity-and-naming ]原因是什么？ 这是建议的连接吗？ 它简化了 EVM 布局。 VCXO 没有与…
    • Answered

  • [参考译文] LMK04832-SP：STATUS_LD2引脚的 POR 默认值

    已解决
    Other Parts Discussed in Thread: LMK04832EVM-CVAL 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1362402/lmk04832-sp-por-default-of-status_ld2-pin 器件型号： LMK04832…

  • [参考译文] LMK04832：解锁上一主题

    Other Parts Discussed in Thread: LMK04832 , LMK04832EVM 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1330943/lmk04832-unlock-previous-thread 器件型号： LMK04832 …
    • Answered

  • RE: [参考译文] LMK04832EVM：时钟

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Eric、 如果选择了器件时钟、范围为8-1023的 DDLY 代码适用于 CLKout0和 CLKout1。 如果选择了 SYSREF 时钟、则第二个范围为2-15的框适用于 CLKout0和 CLKout1、并会添加到页面顶部的 SYSREF 延迟。 实际上、器件时钟 DDLY 独立于 SYSREF DDLY 工作。 希望这张图片能让您的幻灯片更加清晰、 此致、…
    • Answered

  • RE: [参考译文] LMK04832EVM：10MHz 输入和100MHz 输出 x 5

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Leo 是的、LMK04832将能够生成 5个 与您的100MHz 时钟参考时钟同相的10MHz 时钟。 您的10 MHz 时钟基准输入是否需要清除抖动？ 如果您的基准时钟输入很干净、则可以 在单 PLL 模式下使用 LMK04832、但 使用我们单一 PLL 时钟发生器产品之一会更简单、例如 CDCE6214。 https://www.ti.com/product/CDCE6214 …

  • RE: [参考译文] LMK04832：过热问题

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Kathirvel、 您是否在使用 LMK04832EVM？ 如果没有、电路板上的 LMK04832周围是什么？ 您要向电源引脚提供多大的电压？ 此致！ 安德烈亚
    • Answered

  • RE: [参考译文] LMK04832EVM：退出保持模式

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 David： 可以、可以调整参数以更快地退出支架。 请注意、当保持退出基于 DLD 时适用、DLD 将等待 PLL1 R 和 N 分频器之间的相位对齐。 这可能需要一些时间。 必须减少保持时间、PLL1_WND_SIZE 也必须减少。 例如、我们设置 HOLDOVER_DLD_CNT = 1且 PLL1_WND_SIZE = 9ns 如果在此窗口内、我们有一个1个正常时钟周期…
    • Answered

  • RE: LMK04832EVM: LMK04832

    已解决
    hiayang jiang 说： 发现 CLKOUT2_3的VCXO的除法器的寄存器地址是一样的，这意味着作为DEVICE CLOCK使用时只能输出一样的频率，不知道我的这个想法是否正确 您的理解是正确的，如果作为device clock时， CLKOUT2_3这两个输出一样的频率。 如果CLKOUT3作为SYSREF时，两个输出可以是不一样的频率。 最直观的方法是通过TICSpro这个工具去配置：

  • RE: LMK04832EVM: LMK04832

    您好，0和1通道的时钟输出是可以单独配置的哈，不是只能输出一样的频率。
    • Answered

  • [参考译文] LMK04832：VCC7、VCC8、VCC9电源输入的推荐设计

    已解决
    Other Parts Discussed in Thread: ADC12DJ3200 , LMK04832 , ADC12DJ3200EVM , LMK04832EVM 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1260793/lmk04832-recommended…

未找到您搜索的内容？发布一个新问题吧。