Answered

• RE: [参考译文] LMK1D1216：LMK1D1216

  

  admin

  已解决

  请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Chetan、 正在关闭重复的线程。 已解决 。 此致、 将会

  • 8 个月前
  • 时钟和时序（参考译文帖）
  • 时钟和时序（参考译文帖）(Read Only)
Answered

• RE: [参考译文] LMK1D1216：LMK1D1216功耗

  

  admin

  已解决

  请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Chetan、 是的、回答正确。 此致、 将会

  • 8 个月前
  • 时钟和时序（参考译文帖）
  • 时钟和时序（参考译文帖）(Read Only)
Answered

• [参考译文] SN65MLVD203B：MLVDS 差分输入范围

  

  admin

  已解决

  Other Parts Discussed in Thread: LMK1D1216 , SN65MLVD203B 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1381742/sn65mlvd203b-mlvds-differential-input-range 器件型号： SN65MLV…

  • 已回答

  • 6 个月前
  • 接口（参考译文帖）
  • 接口（参考译文帖）(Read Only)
Answered

• RE: [参考译文] LMK1D1216：一个输入信号(IN0)是否可以扇出到所有16个输出通道对？

  

  admin

  已解决

  请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 是的、您可以插入一个输入信号(例如输入到 IN0)、并将其扇出到 LMK1D1216的全部16个输出。 LMK1D1216根据 IN_SEL 引脚的状态、将 IN0或 IN1路由至 OUT0的所有部分。 另一个具有相同引脚排列的器件 LMK1D2108与 LMK1D1216类似、不同之处在于它将 输出组拆分为 双路1：8缓冲器。 在 LMK1D2108中、IN0限制为 OUT0至…

  • 11 个月前
  • 时钟和时序（参考译文帖）
  • 时钟和时序（参考译文帖）(Read Only)
Answered

• RE: [参考译文] LMK00301：如何处理选择性端接输出

  

  admin

  已解决

  请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Will、 我在博文中读到过关于类似器件( LMK1D1216 )的内容、即相邻通道的性能可能会下降。 此器件是否容易受到相同问题的影响？ 我想确认的是、如果我们有几个未端接通道、则不会对该部件的相位噪声性能产生影响。

  • 8 个月前
  • 时钟和时序（参考译文帖）
  • 时钟和时序（参考译文帖）(Read Only)
Answered

• RE: [参考译文] LMK1D1216：获得用于 LVDS 信号脉冲/低频输入的超低抖动扇出

  

  admin

  已解决

  请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 嗨、Andrea、很高兴再次听到您的意见。 缓冲 LVDS 信号似乎确实会给应用增加很多抖动、因此我必须深入研究不同的方法。 我要感谢您为回答我的问题和添加的仿真所做的一切努力、非常感谢！ 祝您度过美好的周末！ B ö~Boris

  • 1 年多前
  • 时钟和时序（参考译文帖）
  • 时钟和时序（参考译文帖）(Read Only)
Answered

• RE: [参考译文] CDCDB2000：CDCDB2000最小频率

  

  admin

  已解决

  请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Borge： CDCDB2000具有交流耦合输入级、该输入级在1 MHz 处具有截止频率。 在低于该频率的频率下工作时、输出可能会有一些毛刺脉冲。 我们当前未指定更低的频率、因为我们尚未针对较低频率对实验练习中的缓冲器进行特性化处理。 我建议为您的用例查看 LMK1D1216。 它适用于具有相似输出摆幅的频率范围。 如果您确实需要 LP-HCSL 输出类型、它们将有一些共模差异…

  • 1 年多前
  • 时钟和时序（参考译文帖）
  • 时钟和时序（参考译文帖）(Read Only)
Answered

• RE: [参考译文] CDCUN1208LP：级联缓冲器

  

  admin

  已解决

  请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Mark、您好！ 除了您提到的附加抖动和传播延迟之外、我相信级联不会有任何问题。 请注意、 有几个具有更大扇出 的较新器件(用于 LVDS 的 LMK1D1216、用于 LVPECL 的 CDCLVP1216)可能是在尺寸和性能方面更好的解决方案。 此致、 Connor

  • 2 年多前
  • 时钟和时序（参考译文帖）
  • 时钟和时序（参考译文帖）(Read Only)
Answered

• RE: [参考译文] LMK1D1216：未端接 LVDS 输出的影响

  

  admin

  已解决

  请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 谢谢起亚。 我只是想确保这种影响不会因未端接负载的数量而复杂化，但从您所说的话来看，这种降解听起来是局部化的，几乎是最小的。 再次感谢， 大卫

  • 2 年多前
  • 时钟和时序（参考译文帖）
  • 时钟和时序（参考译文帖）(Read Only)

未找到您搜索的内容？发布一个新问题吧。