请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Fusheng：
感谢您的更新。 从原理图中可以看出、有两个并联的电源块、即 PQ17和 PQ18、这应该没问题、但我会推荐以下链接中的应用手册、以了解有关并联 FET 的指南。 每个 FET 应具有自己的栅极电阻器、用于电流共享并防止两个并联 FET 之间出现栅极振荡。 该设计采用单个高侧和单个低侧栅极电阻器。 最好为每个 FET 将它们分别拆分为单独的电阻器。 开关节点波形上存在电压尖峰…
Hi,
The Formula is correct, its evaluation for the values used is a little off.
Kindly use the excel tool LM5163-LM5164DESIGN-CALC Calculation tool | TI.com to calculate Cout_min.
Higher capacitor value is chosen to have a good margin even after the DC bias…
Question 1.-Yes
Question 2.:Therefore, do I need to use the reference design shown in Figure 23?-Yes.
C3 is charged when iL conduct through D1, and is provide power supply for the integrated gate driver for the internal NMOS, If the voltage is lower than…
Hi,
I followed your instructions: replaced the USB cable, added capacitor C7:A, and connected USB_GND to GND through the wire. I tried these three methods, but all failed in the end.
After the auxiliary power （12V 2A）was connected, JTAG was immediately…
Other Parts Discussed in Thread: LM5145 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1244952/lm5145design-calc-mosfet-loss-estimation 器件型号： LM5145DESIGN…
First, could you please provide your schematic? Second, did you still see this behavior when you correctly connected the thermal pads? Leaving those pads unconnected could be the cause of the HO/LO behavior because GaN drivers are switching so quickly…
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Mitesh：
请查看以下指向应用手册的链接、该应用手册包含指向 TI 所有基于网络的技术信息和工具的链接。 在工具部分下、您将找到适用于 BLDC 电机驱动应用的 FET 选择工具。 该工具允许用户输入其要求、并根据功率损耗、每千片价格或封装比较多达3个不同的 TI FET 解决方案。 第二个链接是下载实际的 BLDC FET 选择工具。 对于24V 输入、您可能需要选择至少40V…
