Other Parts Discussed in Thread: ADS8568 请教各位工程师：
我画了一块主控板，数字地和模拟地用磁珠相连，板上有2片ADS8568，设置在并行模式，即8脚的PAR/SER接低。我有如下问题：
1）如果将ADS8568接到数字地，那地平面分隔比较困难，根据芯片资料（见附件）的第41页的figure 44,8引脚下面是模拟地，那我是否可以通过布线将8脚接到数字地？这样布线可能会比较长。
2）是否可以将8脚接到模拟地？这样是否会导致芯片不正常工作？
这块芯片要4路电源…
Hi，TI的FAE们，sorry，看到一篇ADI的关于如何设计ad的文档，有些不解。
文档中， step 1 and 2，里面说一个250mVp-p的10Khz信号，25uvp-p的noise,算信噪比的时候，noise的RMS值是25uv/6,这个分母6是怎么计算的？
还有，step4 里面的
How much noise is allowed at the input of the opamp?
Remember that we need to design an overall solution…
