搜索提示
找到 240 个结果 查看 问题 帖子 排序依据
    Answered

  • [参考译文] LMX2694-3G：输出 EP 信号中有许多杂散

    已解决
    Other Parts Discussed in Thread: PLLATINUMSIM-SW 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1272665/lmx2694-ep-there-are-many-spurs-in-the-output-4-3g…
    • Answered

  • RE: [参考译文] LMX2820：LMX2820的备用电容器

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Shualihan： 环路滤波器值取决于设计、您可以使用 PLL Sim ( www.ti.com/.../PLLATINUMSIM-SW) 计算环路滤波器。 如果您要坚持使用默认环路滤波器、但没有准确的电容值、例如、可以使用两个并联的33nF 电容器替换68nF 电容器。 如果1.2Vpp 是单端电压摆幅、 相当于 6dBm、恐怕在频率大于5GHz 时无法实现。 OUTA_PWR…

  • RE: LMX2595: lmx2595

    是否有简单地计算公式来进行评估， pllatinumsim-sw 软件进行多点或者连续频点评估比较不好操作。

  • [参考译文] PLLATINUMSIM-SW：PLLatinum SIM软件在导出时崩溃

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1087145/pllatinumsim-sw-pllatinum-sim-software-crashes-on-export 部件号： PLLATINUMSIM-SW 您好， PLLatinum SIM软件在尝试将数据导出到Excel时崩溃…
    • Answered

  • RE: [参考译文] LMX2492EVM：VCO 替代产品

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Michel： CVCO55系列封装适合评估板。 VCO 的频率范围和相位噪声是必须满足您的应用需求的关键参数。 环路滤波器设计还会使用其他关键参数、例如调谐灵敏度和输入电容。 要设计环路滤波器、建议使用 PLL 仿真( https://www.ti.com/tool/PLLATINUMSIM-SW)。 如果您对 PLL 理论和设计感兴趣、请访问我们的视频培训页面…
    • Answered

  • RE: [参考译文] LMX2582EVM：LMX2582EVM 的测试测量报告

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Preethi： 数据表中有一些闭环相位噪声图。 如果有特定的配置、则可以使用 PLL Sim ( www.ti.com/.../PLLATINUMSIM-SW) 模拟性能并设计所需的环路滤波器。
    • Answered

  • RE: [参考译文] LMX2571：RFout LC 上拉调优网络

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 David： 我们使用典型 LC 谐振频率公式来计算 LC。 f = 1/ 2πsqrt (LC)。 环路滤波器带宽取决于电荷泵电流、VCO 增益和 FPD。 您可以使用 PLL Sim ( www.ti.com/.../PLLATINUMSIM-SW) 计算环路滤波器值。
    • Answered

  • [参考译文] LMX2572LPEVM：PLLATINUMSIM-T Ü SWで設計した内容を tcsファイルに保存することは出来ますか？

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1224270/lmx2572lpevm-pllatinumsim-sw-tcs 器件型号： LMX2572LPEVM PLLATINUMSIM 的 SWで設計した内容を、LMX2572LPEVMで動作確認したいと考えています…

  • RE: LMX2492: 50MHz/204us Chirp Linearity Quality Improvement

    Hi, The TICSPRO is a very good tool for setting up these ramps, but does not design the loop filter. The PLLatinum Sim tool (ti.com/tool/PLLATINUMSIM-SW) does this. If the loop bandwidth is too narrow, then the linearity will be worse. Also, when you…
    • Answered

  • RE: [参考译文] LMX2820：低于1KHz 的相位噪声规格

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Slavisa： 正确、在1kHz 偏移以下、相位噪声通常主要由参考时钟决定。 我们可以将 PLL 输出端的基准相位噪声缩放20log (fout/fin)。 如果您具有参考时钟的相位噪声、则可以将其加载到我们的仿真工具( https://www.ti.com/tool/PLLATINUMSIM-SW)中 以检查整体 PLL 相位噪声。

未找到您搜索的内容？发布一个新问题吧。