Answered

• RE: [参考译文] PMP12072：FET 查询和建议

  

  admin

  Resolved

  请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Jonathan、 该项目的原始设计人员不在办公室、因此我将尝试作出响应。 电路板上未组装 FET Q3和 Q4。 这就是它们在 BOM 中显示为"ALT"的原因。 测试报告显示了未安装这些 FET (Q3和 Q4)时的设计性能。 如果您需要更高的功率/电流能力、可以考虑添加/安装这些 FET。 它们将是 N 沟道 FET、就像 Q1和 Q2一样。 如原理图所示、Q1和…

  • over 1 year ago
  • 仿真、硬件和系统设计工具（参考译文帖）
  • 仿真、硬件和系统设计工具（参考译文帖）(Read Only)
Answered

• RE: [参考译文] PMP12072：通过 JP1连接器将 Rev A 板连接到扩展 FET 板

  

  admin

  Resolved

  请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 你好 Jonathan、 我在所附的原理图中注意到 JP1上有一些错误连接。 我接着绘制了一个原理图、向您展示"功率级"电路板需要如何外观。 栅极电阻器不需要如此高。 该栅极电阻器不会改变稳态效率。 1欧姆实际上是好的。 如果有任何问题、该栅极电阻器的值越大、FET 的导通和关断时间就越长 、并且在开-关或关-开-开转换期间可能产生更多的功率损耗(即热量)…

  • over 1 year ago
  • 仿真、硬件和系统设计工具（参考译文帖）
  • 仿真、硬件和系统设计工具（参考译文帖）(Read Only)
Answered

• RE: [参考译文] PMP12072：Q1 Q2

  

  admin

  Resolved

  请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 C2 -不是 C1 (也许我应该减慢一点)

  • over 3 years ago
  • 仿真、硬件和系统设计工具（参考译文帖）
  • 仿真、硬件和系统设计工具（参考译文帖）(Read Only)
Answered

• RE: [参考译文] PMP12072：PMP12072

  

  admin

  Resolved

  请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Larry、 PMP12072设计为以60Hz 的频率切换、因此无需高速关断。 D2/C2充当变压器次级侧的峰值检测器。 C2上的电压可能会保持充电状态、因为当变压器次级极性反转时、D2二极管会反向偏置。 换言之、它不会主动对 C2放电。 C2被 R6 (100k)放电、其时间常数为1ms、这可能说明您在关闭时看到相对较长的延迟的原因。 尝试减小 C2的值(尝试100pF、将其减小100倍…

  • over 4 years ago
  • 仿真、硬件和系统设计工具（参考译文帖）
  • 仿真、硬件和系统设计工具（参考译文帖）(Read Only)
Answered

• RE: [参考译文] PMP12072：PMP12072

  

  admin

  Resolved

  请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 感谢 John 的详尽解释。 我将尝试您的建议。

  • over 4 years ago
  • 仿真、硬件和系统设计工具（参考译文帖）
  • 仿真、硬件和系统设计工具（参考译文帖）(Read Only)

Didn't find what you are looking for? Post a new question.