搜索提示
找到 3,892 个结果 查看 问题 帖子 排序依据

  • RE: [参考译文] AM62A7：SD 卡引导失败、无法加载 DDR-MARGIN-FW

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 这很可能是 DDR 配置问题。 您是否使用了 DDR 寄存器配置工具 ( https://dev.ti.com/sysconfig/?product=Processor_DDR_Config&device=AM62Ax ) 为您的电路板和 DDR 生成 DDR 配置文件？ 您能否提供该工具的配置文件 (.dtsi 和.syscfg) 以及 DDR 数据表？ 此外、请在本…
    • Answered

  • [参考译文] AM2431：在 SysConfig（DDR 配置工具）上设置 LPDDR4 频率

    已解决
    Other Parts Discussed in Thread: SYSCONFIG 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/1604238/am2431…
    • Answered

  • RE: [参考译文] AM62A7-Q1：下载 tiboot3.bin 后、DFU 未枚举

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好： SPL 初始栈使用情况：17040 字节 如果您尚未在 U-Boot 中添加自定义 DDR 配置、通常会发生此问题。 请参阅以下常见问题解答的“第 2 节：DDR 初始化期间挂起“一节 e2e.ti.com/.../faq-board-bring-up-tips-for-sitara-devices-am64x-am243x-am62x-am62l-am62ax-am62d…

  • RE: [参考译文] AM625-Q1：AM625

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好！ 请找到一些资源的链接。 https://dev.ti.com/tirex/content/Processor_DDR_Config_0.10.02.0000/docs/README.html https://www.ti.com/tool/download/DDR-CONFIG-AM62/0.10.02 此致、 Aparna
    • Answered

  • RE: [参考译文] CCS/AM5718：为 RTOS 构建定制板

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Stefan、 很抱歉、尽管查看了我们有关此主题的所有文档、但您的项目的自定义电路板移植未按预期进行。 我们正在对定制板端口文档进行检修、我想为您提供预览、看看这是否有用。 下面是我们期望用户为其自己的平台创建定制 BSP 的典型开发流程： 此流程基于 TI 团队在创建需要添加到 Processor SDK RTOS 的新平台时遵循的内部开发流程进行了整合。 例如、AM571x…
    • Answered

  • RE: [参考译文] TDA4VEN-Q1：LPDDR4配置工具

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Kevin： jiangtao xie 说： CA Vref 和 DQ Vref 在初始化期间接受训练。 [报价] 您是否认为 dq verf 和 ca verf 的值是可变的？ 这是否取决于每次上电启动后初始化 DDR 训练的结果？ jiangtao xie 说： 您是想禁用 VREF 培训并通过软件设置相关值吗？ 请注意、我们不建议/支持禁用 VREF 训练的解决方案…
    • Answered

  • RE: [参考译文] AM62L-PROCESSOR-SDK：tispl.bin 不支持定制电路板。

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的： 检查日志是否显示输出了“BL1_platform_setup DDR init done“。 这是否意味着 DDR 参数正确？ 该消息仅告知 DDR INIT 已完成、但并不意味着 DDR Config 参数是正确的。 我正在将您的主题发送给我们的 DDR 专家以征求您的意见。
    • Answered

  • RE: [参考译文] ADS9811：将 TI Sitara 与 ADS9811连接

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 你好、克劳斯 明白了！ 我会在几天内跟团队讨论一下 Python API。 我 不太熟悉 Sitara 解决方案、因此建议与 Sitara 团队讨论此用例。 我相信可以使用 PRU 接口、但我会将这个请求单移至 Sitara 团队、以便他们可以共享他们的输入。 ADS9811接口可以使用2个数据通道或4个数据通道、并且可以是 DDR 或 SDR、具体取决于用例。 下面是 Sitara…
    • Answered

  • RE: [参考译文] AM623：如何在 u-boot 中更改 DDR 大小

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Hi Tahshiro-San, 请添加 CONFIG_SYS_MEM_TOP_HIDE=0x0250_0000 U-Boot configs/am62x_evm_r5_defconfig 和 configs/am62x_evm_a53_defconfig 。 这将解决 512MB DDR 的 U-Boot 引导问题。
    • Answered

  • RE: [参考译文] AM6442：具有 S28HS512TGABHM010 闪存的 AM6442 的最大 OSPI 接口频率

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Pradeepraj： the. 最大 OSPI 接口时钟频率 受 AM6442 SoC 支持。 最大 AM6442BSFFHAALV (AM64x) OSPI 主机支持的 OSPI0_CLK 输出频率为 166MHz。 在 OSPI PHY DDR 模式下、通过 PHY 数据训练（数据调优序列）和 DQS 时钟拓扑实现。 频率可从 AM64x/AM243x 数据表的第段…

未找到您搜索的内容？发布一个新问题吧。