您好,
必须按照 SN65DSI83-Q1 数据表的table 2中所述的通电顺序进行操作。
The DSI CLK lane MUST be in HS and the DSI data lanes MUST be driven to LP11 while the device is in reset before the EN pin is asserted per the timing described in Table 2.
EN管脚内部集成了上拉电阻,所以您可以对地接一个电容实现无源复位电路…
Other Parts Discussed in Thread: SN65DSI83 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1274009/sn65dsi83-dsi-tuner-download-link 器件型号: SN65DSI83 您好!
我会检查 SN65DSI83的配置…