• RE: [参考译文] 电平转换器建议

  

  admin

  请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 要转换为较低的电压，您可以使用具有过压容限输入的任何缓冲器，例如SN74LVC827A。 您需要什么速度？

  • 2 年多前
  • 逻辑（参考译文帖）
  • 逻辑（参考译文帖）(Read Only)
Answered

• [参考译文] SN74LVC16T245：数据速率问题- FPGA 2.5V 至1.8V 转换

  

  admin

  已解决

  Other Parts Discussed in Thread: SN74LVC16T245 , SN74LVC827A , SN74AUC16244 , SN74AUC244 , SN74AUCH16244 , SN74AUCH244 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1064562/sn74lvc16t245…

  • 已回答

  • 2 年多前
  • 逻辑（参考译文帖）
  • 逻辑（参考译文帖）(Read Only)
Answered

• RE: [参考译文] SN74LVC827A：支持识别SN74LVC827ADGVR的日期代码

  

  admin

  已解决

  请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 我说的是正确的-此设备使用2位数字的日期代码，第一位数字是年份，第二位数字是编码的周/月。

  • 6 年多前
  • 逻辑（参考译文帖）
  • 逻辑（参考译文帖）(Read Only)

• 推荐一款数据与时钟buffer

  

  zhongfei zhao

  Other Parts Discussed in Thread: SN74LVC827A , SN74LVCR16245A , SN74LVCR162245 目前遇到的问题是一个master输出的时钟线与数据线通过背板接在4个slave设备上，发现信号质量差，通信不稳定，有没有一款buffer可以增强数据线与时钟线的信号质量（需要保持时钟线与数据线之间的延迟便于数据采样），时钟频率为20MHZ，数据宽度为8位，电平是1.8V

  • 6 年多前
  • 数据转换器
  • 数据转换器论坛
Answered

• RE: [参考译文] 如何在缓冲器的输出端实现最高驱动电流

  

  admin

  已解决

  请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Divya、 您是否考虑使用单个 SN74LVC1G34 (如果您需要 OE 引脚、则为 SN74LVC1G125)而不使用 SN74LVC827A 的并联通道？ SN74LVC1G34的额定输出电流更高、可驱动更大的负载、而不会增加电流设置的所有外部寄生效应。

  • 7 年多前
  • 开关与多路复用器（参考译文帖）
  • 开关与多路复用器（参考译文帖）(Read Only)

未找到您搜索的内容？发布一个新问题吧。