搜索提示
找到 454 个结果 查看 问题 帖子 排序依据
    Answered

  • [参考译文] RTOS：AM437X EtherCAT 从站演示问题

    已解决
    Other Parts Discussed in Thread: SYSBIOS , TLK105 , TLK105L , AM4379 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/processors-group/processors/f/processors-forum/704543/rtos-am437x-ethercat-slave-demo-issue 主题中讨论的其他器件…
    • Answered

  • TAS5611APHDR与TAS5611APHD有什么区别？

    已解决
    Other Parts Discussed in Thread: TAS5611A , TAS5630 TAS5611APHDR与TAS5611APHD有什么区别？TAS5611APHDR是否可以应用到TAS5611A说明书上的电路图吗？AD mode与BD mode工作模式有什么区别？
    • tas5611a.pdf

  • RE: 个人想买L138评估板

    核心板比较小，全部的引脚都引出来了。底板都差不多的啦！不过有一个PMC的B2B，可以接视频输入，也带了VGA输出。可以用UPP或者EMIF和FPGA相连接。 详细说明见附件。
    • 0-OMAPL138开发板硬件说明书.pdf
    • Answered

  • RE: F28M35使用内部VREG的疑问。

    已解决
    谢谢您的解答。关于第1个问题意思是只要我在外面加上陶瓷电容，就没必要在PCB上将所有VDD12连接在一起了吧（同理VDD18）？ 第2个问题请参见附件的第2页，这是官方原理图，第91引脚明确为VDD12。另外值得一提的是，在内部VREF使能的情况下（pin113、101用0ohm电阻接地），VDD12和VDD18依然在PCB上做了同组内互联。 具体还请指教，多谢。
    • TI公司F28M35系列_双核MCU开发板官方原理图.pdf
    • Answered

  • RE: TMDSEVM6678: 关于点亮TMDSEVM6678L 评估板上的LED例程求解。

    已解决
    关于该开发板，目前只有rev1/2的原理图，参考附件： 2161.TMDXEVM6678L_EVM_A102-1.pdf GPIO文档： https://www.ti.com.cn/cn/lit/ug/sprugv1/sprugv1.pdf SDK: https://www.ti.com.cn/tool/download/PROCESSOR-SDK-RTOS-C667X#downloads software-dl.ti.com/.../index_device_drv.html
    • Answered

  • RE: TMDSEVM6678: 资料

    已解决
    我这边只有rev1/2的原理图。 TMDXEVM6678L_EVM_A102-1.pdf
    • Answered

  • RE: TMS320C6678: 没有FPGA的TMS320C6678外围电路应该如何设计

    已解决
    请参考： https://e2e.ti.com/support/processors-group/processors/f/processors-forum/328798/emulator-reset-and-c6657-reset-connection/1148569 FPGA的功能请参考附件 2.6 FPGA，不一定需要配合其它协处理器使用。 TMDXEVM6678L_EVM_A102-1.pdf

  • RE: DS90UB928QEVM 实物MCU与User Guide不符

    您这个是新版本的EVM，新版本EVM的用户指南我也没有找到，应该还没发布，您可以使用旧的用户指南，它们区别不多功能相同，您可以通过USB将PC连接到EVM，而无需任何其他硬件，附件是新版的原理图： 5775.SV600901B_Schematic.pdf

  • 回复: 想购买DMC1500

    附件中是电路图，自己做一个吧，DMC1500已经淘汰了，买还不一定能买到。 http://www.spectrumdigital.com/product_info.php?&products_id=74
    • dmc1500[1].pdf

  • RE: DM365 LCD分辨率咨询

    根据我对文档的理解 我设置的VCLK是81MHZ，HSYNC的周期是(1366+96+98)/81，即19.25us。VSYNC周期是19.25us*(768+32+11)，即15.611ms。 如下所示： static struct logicpd_encoder_config logicpd_encoder_configuration = { .no_of_outputs = LOGICPD_ENCODER_MAX_NO_OUTPUTS, .output[0] = { .output_name …
    • HT185WX1-100 (2-CCFL).pdf

未找到您搜索的内容？发布一个新问题吧。