Part Number: TLV320ADC3101-Q1 Other Parts Discussed in Thread: TLV320ADC3101
配置了32000采样率,时钟有bclk提供( Generating Master Clock from BCLK )
reg配置如下:
采集数据波形不平滑,如下图所示,(输入信号159Hz,340mV vpp)
请帮忙看下这个配置有什么问题,谢谢。
Part Number: TLV320ADC3101-Q1 Other Parts Discussed in Thread: TLV320ADC3101 TLV320ADC3101这个ADC的采样率如何配置成96kHz的,我看手册上写要用dual-rate mode 这个怎么配置寄存器呢?有没有手册说明,谢谢。