搜索提示
找到 197 个结果 查看 问题 帖子 排序依据
    Answered

  • [参考译文] TLV320ADC6140：无法在 PurePathConsole 3中查看可用的应用程序

    已解决
    Other Parts Discussed in Thread: PUREPATHCONSOLE , ADC6140EVM-PDK , TLV320ADC6140 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1313800/tlv320adc6140-unable-to-see-available-apps-in…

  • [参考译文] TLV320ADC6140：TLV320ADC6140调制器时钟频率

    Other Parts Discussed in Thread: TLV320ADC6140 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1309044/tlv320adc6140-tlv320adc6140-modulator-clock-frequency 器件型号： TLV320ADC6140 我需要了解 …
    • Answered

  • RE: [参考译文] TLV320ADC6140：TLV320ADC6140输入直流电流

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好！ 虽然 d/s 中没有明确详细说明内部电路、但可将模拟输入设计为与 TLV320ADCx120类似。 在该器件中、输入引脚以(VREF/2)为基准 、如使用 TLV320ADCX120和 PCMX120-Q1系列中的模拟输入所示 尽管如此、当交流耦合时、这两种配置都会为模拟输入产生高通滤波器。 为了进行所有密集任务和直流分析电路、(VREF/2)从增益的角度几乎充当 GND…

  • RE: [参考译文] TLV320ADC6140：TLV320ADC6140 FS 和放大器；缺少 BCLK PUTPUT

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您可能会遇到原理图或布局问题。 第一步，我可以看到您的原理图吗？
    • Answered

  • RE: [参考译文] TLV320ADC6140：数据表中存在错误

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Severin： 是的、您回答正确。 我们知道这一情况、下一个数据表修订版中该项目尚未解决。 感谢您的强调、让其他人也能看到它。 此致、 J·麦克弗森

  • RE: [参考译文] TLV320ADC6140：需要 I2C 和 I2S 通信支持

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 请下载 Pure Path Console 3软件。 这将提供编程 TLV320ADC6140芯片组的代码示例
    • Answered

  • RE: [参考译文] TLV320ADC6140：无 Areg、无 I2S 数据

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Rafal、 我认为存在一个 ASI 总线时钟错误。 器件处于从模式、32位字长、BCLK 应=(32位 WL、2ch、48kHz FS) 3.072Mhz 稳定、6.144Mhz、帧时钟输入也应该是稳定的48kHz。 请提供稳定的时钟和下面的这种预设配置： # CHECKSUM 0 # Generated by ADCx140EVM-SW v3.0.5 # TLV320ADC5140…
    • Answered

  • RE: [参考译文] TLV320ADC6140：CAN&#39；在 I2C 总线上查找器件

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 阁下， 我们建议 将 ADDR 引脚短接至 GND、同样、如果使用 i2c 接口、我们建议将 SCL/SDA 上拉至 IOVDD。 这里是来自数据表的参考： 此致、

  • RE: [参考译文] TLV320ADC6140：可在192kHz+采样率下运行的配置

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Brian、 遗憾的是、我们不支持音频组中如此高的带宽。 精密 ADC 产品可能有更适合您的产品。
    • Answered

  • RE: [参考译文] TLV320ADC6140：FSYNC/BCLK 边沿时序

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 由于您的 MCU 在 BCLK 的下降沿捕获数据、因此您应该没有问题。

未找到您搜索的内容？发布一个新问题吧。