Part Number: TLV5638 Other Parts Discussed in Thread: TLV2548
目前我使用FPGA驱动tlv5638,因为采用内部REF,但实际DAC的REF测得只有0.5V,不符合配置。因此判断无法建立通信,不知道是哪里有问题。
下面有我在测试过程中的结果与产生的问题,麻烦您解答下。
1. 首先测FPFA管脚输出的spi信号,sclk信号频率为6.25MHz。用示波器进行观察(具体请看docx文件)。 请问我这样配置spi是对的吗? 请问tlv5638的spi通信采用哪种方式呢…
Other Parts Discussed in Thread: TLV5638 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1322485/tlv5638m-issues-with-a-slow-clock-rate 器件型号: TLV5638M 主题中讨论的其他器件…
您好,
Xu Allen 说: 如果将第三个波形放到第二个波形,再增加新的第三个波形,即设置B 通道数值以及更新 BUFER ,则 A 通道无输出, B 通道有输出。
您的意思是说总是第二个波形不起作用?
在D0在SCLK下降沿被采样后,还需要一个SCLK的上升沿以更新输出,看您的波形都少了一个SCLK上升沿不知道跟这个有关不,建议加上一个SCLK上升沿看两通道是否可以正常输出?