• RE: TIDM-02013: What are the reasons why the DSP does not generate PWM waves?

  

  Wang Xuesong

  TTPLPFC_clearTrip is set to 1 when the counter reaches 100.When I perform the DC CHECK in lab1, there is no relevant code to clear the PWM faults when TTPLPFC_clearTrip=1. However, I noticed that the static inline void TTPLPFC_pwmDriver() function contains…

  • 5 个月前
  • 电源管理
  • 电源管理论坛
Answered

• RE: ADC3683: FCLK输出占空比异常

  

  la Ni

  已解决

  Hi,Kailyn, 我们参照你的建议，现在配置为Decimation Bypass, 1-wire, 16bit模式，配置如下 // 011 0 1 100 -- 0x6c -- 1-wire write_reg(fd, 0x07, 0x6c); printf("reg 0x%02x = 0x%02x\n", 0x07, read_reg(fd, 0x07)); // load e-fuse write_reg(fd, 0x13, 0x01); usleep(2000); write_reg…

  • 2 年多前
  • 数据转换器
  • 数据转换器论坛
Answered

• [参考译文] MSP430FR5947：编程失败和&quot；调试接口已安全。&quot；消息–JTAG 保险丝锁？

  

  admin

  已解决

  Other Parts Discussed in Thread: MSP-FET , UNIFLASH , MSP430FR5947 , MSP-GANG 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/microcontrollers/msp-low-power-microcontrollers-group/msp430/f/msp-low-power-microcontroller…

  • 已回答

  • 9 个月前
  • MSP 低功耗微控制器（参考译文帖）
  • MSP 低功耗微控制器（参考译文帖）(Read Only)
Answered

• [参考译文] LMG1020：采用 LMG1020模型的 LTSPICE 仿真

  

  admin

  已解决

  Other Parts Discussed in Thread: LMG1020 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1184927/lmg1020-ltspice-simulation-with-a-model-of-lmg1020 …

  • 已回答

  • 3 年多前
  • 电源管理（参考译文帖）
  • 电源管理（参考译文帖）(Read Only)

• RE: DAC161P997: DAC161P997

  

  Alice

  您好， MCU通过“7.5.1 Single-Wire Interface (SWIF)” 接口协议配置DAC的寄存器。 CONFIG2 <4:0>位设置为1的时候，使能报错功能，具体请参考“7.3.1 Error Detection and Reporting ”。

  • 1 年多前
  • 数据转换器
  • 数据转换器论坛

• RE: BQ51013B-Q1: 出现CLAMP1和CLAMP2脚对地短路问题

  

  Sam Sun

  WPRx SI22-021 AKS36211R2 Ext SPEC-20230615.pdf

  • 2 年多前
  • 电源管理
  • 电源管理论坛

• RE: ADC3683: FPGA抓到的FCLK 差分信号 P和N有错位

  

  Kailyn Chen

  FCLK为frame clock，DCLK为LVDS bit clock。DCLK和FCLK的输出延迟即为时序图中的tCD，DCLK和output data之间的延迟，也是DCLK和FCLK之间的延迟，可以看到不论是1 wire LVDS 还是2-wire LVDS模式，这个延迟典型值差不多在0.1ns左右。 您目前测试得到的延迟为多少？如果在这个范围内，我想FPGA采集有误和这个延迟无关了。

  • 2 年多前
  • 数据转换器
  • 数据转换器论坛
Answered

• RE: [参考译文] ADS114S08B：如何实现4x 双线 PT1000 RTD 的电路设计

  

  admin

  已解决

  请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 嗨、Gabriele Pellegrinelli： 对您的问题的回答： [报价 userid="551369" url="~/support/data-converters-group/data-converters/f/data-converters-forum/1391447/ads114s08b-how-to-circuit-design-for-4x-2-wire-pt1000…

  • 1 年多前
  • 数据转换器（参考译文帖）
  • 数据转换器（参考译文帖）(Read Only)

• RE: TIDM-02013: Regarding the boost issue of the PFC stage, the current does not follow the voltage, and the power factor is around 0.5.

  

  Links

  This image shows the PWM waveforms of the two lower arms on the secondary side. Is this duty cycle normal? Why is the duty cycle in the code multiplied by 2? From the observation of the waveforms, it seems more like the duty cycle is divided by 2. …

  • 2 个月前
  • 电源管理
  • 电源管理论坛
Answered

• RE: [参考译文] TPSF12C1：单相、3线

  

  admin

  已解决

  请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Brian、 dongjie wang 说： L1 + L2 + N =>单相和3-Wiring 对于该配置、TPSF12C3是正确选择。 dongjie wang 说： L + N =>单相和2线缆 对于该配置、TPSF12C1是正确选择。 [报价 userid="13310" url="~/support/power-management-group/power…

  • 1 年多前
  • 电源管理（参考译文帖）
  • 电源管理（参考译文帖）(Read Only)

未找到您搜索的内容？发布一个新问题吧。