搜索提示
找到 1,352 个结果 查看 问题 帖子 排序依据
    Answered

  • RE: [参考译文] CCS/TMS320C6657：C++类中的硬件断点不适用于 BINIT 压缩代码

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Rafael： 感谢您填写错误报告。 提示：看起来只有 C++成员函数才会出现此问题。 与 C 类似的正常函数不受 BINIT 问题的影响。 我当前的权变措施是避免在开发过程中加载基于 BINIT 的代码。 在最终确定产品后、我重新启用 BINIT 压缩、以便在 NOR 闪存中节省一些空间。 为此、我在 app.cmd 文件中使用两个宏来控制 BINIT 使用。 …

  • [参考译文] TMS320C6657：需要电源定序说明

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/processors-group/processors/f/processors-forum/614744/tms320c6657-power-sequencing-clarification-required 器件型号： TMS320C6657 香榭丽舍 客户的生产产品最近在现场出现了一些故障。 当 DSP 处于更高的温度(但仍在规格范围内…
    • Answered

  • RE: [参考译文] 编译器/TMS320C6657：循环优化

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 结构 ｛ 字符A； 字符b； 双重虚拟； //强制8B对齐 短数组[size]；//已对齐数组。 我似乎在给出未经验证的关于对齐的建议。 数组作为结构成员似乎会根据其各自类型的要求进行对齐，除非前面有较大的对齐要求的成员。 这可能是您在修改后看到错误数字的原因。 确保对齐的一种方法是放置所需对齐的伪射野，如
    • Answered

  • [参考译文] TMS320C6657：upp - UORI 错误

    已解决
    Other Parts Discussed in Thread: SYSBIOS 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/processors-group/processors/f/processors-forum/600886/tms320c6657-upp---uori-error 器件型号： TMS320C6657 Thread 中讨论的其他器件： SYSBIOS 我有一个定制设计…

  • [参考译文] 编译器/TMS320C6657：无法构建openmp

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/tools/code-composer-studio-group/ccs/f/code-composer-studio-forum/627552/compiler-tms320c6657-failed-to-build-openmp 部件号： TMS320C6657 工具/软件：TI C/C++编译器 客户使用7.1 和编译器版本8…
    • Answered

  • RE: [参考译文] CCS/TMS320C6657：我的计算机可以#39；t 连接我的板

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好！ 这是无效的数据回读。 这是 JTAGS 的常见问题。 请在此处查看此错误的可能原因(以及要检查的原因)： processors.wiki.ti.com/.../Debugging_JTAG_Connectivity_Problems 此致、 Yordan
    • Answered

  • RE: [参考译文] TMS320C6657：DDR3控制器时序

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Tom、 感谢您花时间作出响应。 我的目的不是建议忽略 PCB 指南。 我完全理解这些指南是在大量模拟和测量之后编写的。最好的做法是遵循这些指南。 但是、在我的经历中、您无法100%遵循这些指导原则。 我满足了如下要求： *在 5 DRAM DDR4接口中、将每个 ACC 信号在一层中从控制器路由到最后一个 DRAM *将 DRAM 分线中的布线长度限制为100mil…

  • 在使用TI的TMS320C6657官网的SRIO例程中，与外部fpga通讯，出现以下问题

    在初始化SRIO端口的KeyStone_SRIO_Init(&srio_cfg);中，总是卡在这个地方： for(i=0; i<SRIO_MAX_PORT_NUM; i++) { if(srio_cfg->blockEn.bLogic_Port_EN[i]) { while(0==(gpSRIO_regs->RIO_SP[i].RIO_SP_ERR_STAT& CSL_SRIO_RIO_SP_ERR_STAT_PORT_OK_MASK)); } } 其中RIO_SP…
    • Answered

  • RE: [参考译文] TMS320C6657：C6657上的加电序列泄漏

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 最小值、 您需要遵循 TMS320C6657数据手册中显示的电源序列。 勘误表文档显示 VDDR 和 VDDT 轨之间存在已知泄漏。 没有其他预期的泄漏。 请查看您的电路板设计、以检测其他路径是否存在泄漏。 Tom
    • Answered

  • RE: [参考译文] TMS320C6657：C665x / Keystone 1：SRIO 长度匹配、采用四个1x 配置

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Bernhard、 当两个端点之间连接多个通道作为聚合的"管道"时、需要严格的通道间偏差匹配。 SRIO 逻辑确实支持将每个 SRIO 端口路由到不同的端点。 在这种情况下、不需要通道间偏斜要求。 Tom

未找到您搜索的内容？发布一个新问题吧。