Part Number: TMS320C6678 我目前在设计一块板卡,上面同时存在TMS320C6678与一块赛灵思的FPGA。这两个芯片我目前同时上电完成,同时使用FPGA完成对DSP的上电复位控制。但是FPGA从上电完成到执行用户逻辑需要一定的时间,在这段时间内无法对DSP完成上电复位,请问这对DSP上电复位有何影响。或者换另一个角度,当DSP电源稳定后,最迟多久需要对 RESET、POR、RESERFULL按顺序拉高,完成上电复位。
Other Parts Discussed in Thread: PROCESSOR-SDK-C665X , TI-CGT 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1395582/tms320c6678-tms320c6678-ibl-build-problem 器件型号: TM…
Part Number: TMS320C6678 Other Parts Discussed in Thread: SYSBIOS 我在仿照例子SRIO_TputBenchmarkingTestProject写SRIO时,发现了如下问题:
在初始化srio中参考了keystone的例子,当前已经可以正常运行回环和doorbell的中断测试了。
1.但是在调试的过程中发现,每次上电后第一次进入调试时,总会在 hDrvManagedSrioDrv = Srio_start(&drvCfg);跑飞,对于这点我一点思路也没有…
Part Number: TMS320C6678 Other Parts Discussed in Thread: SYSBIOS 现在我sysbios下的doorbell中断发现了如下的问题:接收中断时只能接收到doorbellinfo2,没办法接收到doorbellinfo1,。但如果我先用逻辑程序初始化一遍,再用sysbios下的裸机程序初始化,再加sysbios的中断就可以接收到doorbellinfo1(查看寄存器得知的)。但是用的系统函数Srio_sockRecv就会乱码,不知道这是为什么呀…
Part Number: TMS320C6678
如题,我使用6678+ndk_2_21_02_43作TCP的Client端,程序会实现DSP和对端TCP的server的连接。6678的RESETFULL引脚接到外部器件的输出引脚上进行复位控制。现在想实现的功能是6678进行复位前,可以主动向TCP的server端发送挥手,请求断开TCP链接,请问可以做到吗?