E2E™ 设计支持
搜索
用户
站点
搜索
用户
E2E™ 中文设计支持 >
论坛
放大器
API 解答
音频
时钟和计时
数据转换器
DLP® 产品
接口
隔离
逻辑
微控制器
电机驱动器
处理器
电源管理
射频与微波
传感器
站点支持
开关与多路复用器
工具
无线连接
参考译文
存档组
存档论坛
技术文章
模拟
汽车
DLP® 技术
嵌入式处理
工业
电源管理
TI 培训
快速入门
English
更多
取消
搜索提示
找到 146 个结果
查看 问题
帖子
排序依据
相关性
按时间顺序由远及近
按时间顺序由近及远
Answered
C6678 多核启动的问题
dc jia
已解决
我想知道怎么让dsp启动的时候多核启动,debug的时候可以选择下载到那个核,然后运行,选择的核就会开始运行。 如果我把程序写到eeprom那么boot起来后就只有core0,运行,怎么让所有的核都运行呢?通过代码控制还是哪里配置呢? 我想让每个core都动起来,让他们自己读写自己的内存就可以了。我只想让他们都运行起来。
已回答
12 年多前
处理器
处理器论坛
Answered
RE: 关于C6678与PC(X86)之间的PCIe Link通信,采用EDMA方式的问题。。。急,谢谢!
fan zhu1
已解决
您好: 我目前正在做C6678 EVM与PC(Win7 64)的PCIE接口,想实现DSP直接读写PC内存。 我用WinDDK开发的驱动程序,通过IoMapTransfer函数得到了用户缓冲区映射后的逻辑地址(例如: 0x0FEB1000); 请问这个逻辑地址可以直接用在DSP中设置Outbound吗?现在的情况是,用这个地址设置Outbound后,DSP向0x60000000区域写数时电脑会蓝屏。 另,请问PC中得到的映射后的逻辑地址,怎样和PCI总线地址对应起来?DSP向0x60000000区域写数时应该是写在PCI总线地址上…
11 年多前
处理器
处理器论坛
Answered
C6678连不上仿真器的问题。(POR和RESETFULL不受控制)
hang chen3
已解决
我两片板子DSP都连不上仿真器。现象都一样。单板是FPGA + DSP 的架构。FPGA是K7325T,DSP就是6678。FPGA和DSP 的上电时序都用CPLD控制了。实际测量也满足DSP时序要求。检查6678的POR和RESETFULL这两个信号,发现这连个信号不受控制。(DSP的三个复位都由K7325T控制,确认K7逻辑无误,绑定的管脚无误)。设置POR比RESERFULL先上20ms,实际测量这两个信号一起上电。因该是这个引起的DSP JTAG连不上。请教各位大神专家该怎么办,调了两天也没进展…
已回答
8 年多前
处理器
处理器论坛
两片6678菊花链,核扫不全
freshman
各位高手,自己做的板子,两片6678是菊花链,能扫到第一片的所有核,第二片只有第一个核能扫的到,是怎么回事呢?
12 年多前
处理器
处理器论坛
通过多核导航接收到的数据怎么读取?
Liangzhan Xie
大家好: 我现在明白多核导航接收的大致工作过程: 在接收模式下,PKTDMA从接收完成队列 RxFDQ 中取一个free descriptor(空闲描述符),通过该描述符寻找到链接buffer, 然后把接收端口过来的净荷数据搬移到相应buffer中,最后把指向该描述符的指针push 到接收目的队列RxQ中,完成接收数据包入队的过程。用户要使用接收数据时,从RxQ 中取出描述符,查找到相应接收 buffer 然后读取即可。 现在的问题是,我明白对于当前接收的数据包,可以通过他的描述符找到相应的buffer…
10 年多前
处理器
处理器论坛
TI的AIF_LTE_FDD例程中发送的数据包跟接收到的数据包不一致,这是什么原因?
Liangzhan Xie
TI给出的AIF_LTE_FDD例程(2000ms的测试数据)发送的包是27720个(前两个帧用于同步,所以(200-2)*20*7=27720),正常接收却是27299个,程序运行是没问题的,传输过程中也没出现错误。但是发送的数据包数目跟接收到的数据包数目之间差了421个,这部分数据包去哪了?还是说传输的过程中有问题,只是没被打印出来。 是
10 年多前
处理器
处理器论坛
<
未找到您搜索的内容?发布一个新问题吧。
发布新问题