搜索提示
找到 268 个结果 查看 问题 帖子 排序依据

  • tps65130空载时通电即烧毁

    Other Parts Discussed in Thread: TPS65130 按文档中典型电路设计，多层PCB板，5V转正负12V；与文档应用不同的是不采用电池供电，因而去掉了外接PFET管，无需输入低压关断功能，另外软启动电阻R7为为100K，电容C3为0.1uf。 多次损坏后，在新板上单独安装TPS65130及辅助电路，空载。上电就损坏。后将R7换为100R，正12V空载正常，负载加到50mA就损坏。

  • TPS65130负压空载正常，带载后负压随着带载的电流增大而增大，

    Other Parts Discussed in Thread: TPS65130 最近做了一个TPS65130的实验，打了两版，一开始以为layout有问题，因为量的各种波形数据都没什么异常，后来新板子来了以后还是那样的情况，我做的是一个输出正负6V的电压，测试了一下带载的能力，正压没什么问题，跟规格书上差不多。负压带个超过10MA的负载就会一下子升高到负十几伏。后来我将FBN与VNEG之间的电容也就是数据手册上的C10取掉了，就能正常用了，可以带载到200多MA电压都是稳稳地-6V，请问这是为什么…
    • Answered

  • 用TPS65130做5V转±15V，电感有嗡嗡声音，示波器看开关波形异常

    已解决
    Other Parts Discussed in Thread: TPS65130 , OPA1652 , THS4052 最近做了一个5V转±15V的电路，用的是TI的TPS65130，电路是按TI的推荐电路来做的，电路图如下 ±15的输出电压都是正确的，只是工作时电感有嗡嗡声音发出，用示波器看了下两路电感的波形，-15V的开关波形如下 +15V开关波形如下 从图上看-15v的开关波形是连续的方波，频率为1.35Mhz，但是+15的波形并不连续，开关连续动作的时候开关频率也是1…

  • tps65130带负载 负端被拉低到0.29v

    不带负载正常，带一片ad5762r负端就被拉低，正端正常。请教高手

  • TPS65130的输出不正常，空载可以，加AD5762R之后不正常。

    1、5V输入，芯片上电之后（带负载AD5762R），负端输出约为0.3V左右，正端输出约5V左右；这时，si2323DS（Pmos）的G端电压为0.5V左右，S、D端都为5V，芯片的FBN电压都不正常约1.2V（应为0V）。 此时，如果将G端接5V，2秒后断开，G端电压变为0V，负端变的正常，为-13.2V左右，正端也正常了13.2V左右，电压很稳定。 2、用电阻替负载AD5762R，发现当电阻为3K左右时，负电压开始拉低。 3、空载时正常，正负13.2伏左右，但是电压不是很稳定，芯片有噪声，滋滋的声音…
    • biaozj.pdf
    • Answered

  • RE: DC/DC芯片 TPS65130 用户手册中 参考电路输出多少电压

    已解决
    我的TPS65130输入电压+5v，Vfbn=0V,Vref=1.2V,Vfbp怎么是0V？，输出+电压也没有，输出负电压有是有，但是不是我要的-12V，现在是-18V，为什么？

  • 求指点TPS65130动态响应差的问题？

    Other Parts Discussed in Thread: TPS65130 我设计了一个锂电池（3.7V）供电，输出正负7V电压电源，给系统的运放供电，原理图和PCB都是参考评估板设计，甚至布局布线都差不多一致了，现在的问题是：直接拿电阻接在正负7V让其输出反正100ma，电源输出端没有纹波；然而如果换成运放加载1k正弦波信号，将电阻接在运放的输出端时，差不多输出一样的功率，这个时候，电源输出端就出现了纹波，纹波频率与加载的信号频率一样。是TPS65130的动态响应本身就不好，还是我设计中哪里出现了问题…

  • TPS65130的问题？高手出手

    使用 TPS65130 设计了一个+5V转正负15V的电源模块，电路连接是按照PDF给的典型电路，器件的参数和型号选择均按照pdf的推荐值。 等焊完电路板后发现，主要发现一下问题： （1）输入+5V电压，设定正向输出为+8V，负向输出为-6.7V。经测量发现，正向输出达+9.3V左右，负向输出达-7V左右。后经查找，发现FBP端引脚的端电压（1.4V）大于PDF默认端电压的最大值。请问这是什么原因造成的？该如何解决？ （2）在输入+5V，设定正向输出+8V，负向输出-6.7V时进行带载测试。在正向输出端加上一个100R的电阻…

  • TPS65130关断问题

    输入5V，输出正负5V作为LCD屏的电压，发现在ENP脚拉高后，BSW立马拉低，输出立马会有正5V，但是在ENP脚拉低后，BSW立马拉高到5V，理论上来说pmos管si2323d是关断状态，si2323d的D输出应该是0，但是我们用示波器测试发现mos管的D端的输出是一个缓慢下降的过程，从5V下降到0V基本上需要20秒到30秒左右时间！似乎没有立马关断！我们采用物理开关替代si2323d，关断后，开关输出端，也就是原先si2323d会立马变0(虽然有个坡，但是很快，差不多几个ms)，之后会有一个0…
    • 原理图.docx

  • TPS65130 电源关断问题

    Other Parts Discussed in Thread: TPS65130 TI你好， 我在使用TPS65130的时候，采用了参考电路设计，输入5V，输出正负5V作为LCD屏的电压，发现在PSP脚拉高后，BSW立马拉低，输出立马会有正5V，但是在PSP脚拉低后，BSW立马拉高到5V，理论上来说pmos管si2323d是关断状态，si2323d的D输出应该是0，但是我们用示波器测试发现D端的输出是一个缓慢下降的过程，从5V下降到0付基本上需要20秒左右时间！似乎没有立马关断！我们采用物理开关替代si2323d…

未找到您搜索的内容？发布一个新问题吧。