搜索提示
找到 39 个结果 查看 问题 帖子 排序依据
    Answered

  • [参考译文] TPS737-Q1：TPS737-Q1是否具有1.2V 输出

    已解决
    Other Parts Discussed in Thread: TPS737-Q1 , TPS737 , TPS7A8101-Q1 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/594382/tps737-q1-can-the-tps737-q1…
    • Answered

  • [参考译文] TPS7B7702-Q1：负载调节和线路调节

    已解决
    Other Parts Discussed in Thread: TPS7A8101 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1228944/tps7b7702-q1-load-regulation-and-line-regulation …
    • Answered

  • [参考译文] TPS7A88-Q1：热降额曲线

    已解决
    Other Parts Discussed in Thread: TPS82140 , TPS7A88-Q1 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/748295/tps7a88-q1-thermal-derating-curve 器件型号：…

  • RE: IWR1642BOOST: 用iwr1642做室内人员检测

    也可以参考上面的文档，只是把IWR1642用IWR6843代替了。附件是初始版本用的IWR1642。 tidued6.pdf
    • Answered

  • RE: [参考译文] AWR1642：LC 滤波器解决方案文档-澄清

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、John、 请在下面查找我的回复： >> 1) 1)第4页的图1是指 EVM 中的 LDO TPS74801。 我的 AWR1642BOOST 和 AWR14243BOOST (修订版 A)的原理图>>将其显示为 TPS7A8101，这是否是更新的原理图版本？ 应用手册中存在错误、TPS7A8101是 LDO 配置中使用的器件。 我们将对此进行更新…
    • Answered

  • RE: ADS54J66: ADS54J66

    已解决
    您好，抱歉，我可能没描述清楚，是差分输入阻抗0.5kΩ，如下图。 2：参考的评估板ADC前端电路是这个（如下图），这个电路中哪部分是起到了阻抗匹配的作用，可以详细解释下吗！ 3：（附件是具体的TI评估板原理图文件（www.ti.com.cn/.../sbac155）,及我的前端电路ADS仿真文件） ADS54J66_ADS58J63_ADS58J66-SCH_A.pdf ADS54J66_wrk.zip

  • 官网的资料与提供的文件IC信息不一致，希望核实改进~

    • TI器件.pdf
    • Answered

  • RE: 关于“AWR1x43BOOST”设计文件的问题。

    已解决
    1. Rev. A的原理图见附件。 AWR1443BOOST_Rev-A_Schematic.pdf 2. 这个问题已提交给产品线工程师。您可以先用Rev B database里Altium的symbol。

  • RE: DAC38RF80EVM: 与TSW14J56调试

    DAC有单端或差分两种输入时钟方式，单端输入（DACCLKSE）来自SMA J1；差分时钟输入（DACLKP/N）来自LMK。 LMK输入时钟有三个选项： 1.SMA J4 2.板上的VCXO。 3.通过4分频后J1的时钟。 不确定你的第2点是说什么 请参见随附的时钟方案原理图 FPGA参考时钟可以使用一个最小频率，只要该值大于FPGA最小参考时钟频率，GUI就会将参考时钟设置为serdes rate/40。 DAC38RF8xEVM-SCH_G.pdf

未找到您搜索的内容？发布一个新问题吧。