搜索 - E2E™ 设计支持

搜索提示

找到 59 个结果查看问题帖子排序依据

[参考译文] LM1.5851万：计时LM1.5851万

admin

已解决
Other Parts Discussed in Thread: LMX2572 , TRF3765 , LMX2594 , LMX2582 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/663140/lm15851-clocking-lm15851 部件号…
- 已回答
- 7 年多前
- 数据转换器（参考译文帖）
- 数据转换器（参考译文帖）(Read Only)

RE: [参考译文] ADC12J4000EVM：在LMKCLK和DEVCLK (@ 1GHz)之间使用单个外部时钟分离

admin

已解决
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。你好，巴特我希望ADC12J4000EVM具有Rev A电路板，具有TRF3765 PLL/VCO，可实现高达4000 MHz的时钟速率。如果您有Rev A板，则默认配置设置假定发送到LMK0.4828万的时钟频率始终是发送到ADC的时钟频率的1/2。这是因为TRF3765输出和LMK0.4828万输入之间有一个专用的除法2电路，可将最大输入频率限制为2 GHz (小于允许的最大值…
- 8 年多前
- 数据转换器（参考译文帖）
- 数据转换器（参考译文帖）(Read Only)

RE: [参考译文] TRF3722：TRF3722 CAL_CLK

admin

已解决
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。您好、Henry、 CAL_CLK 是驱动器件校准逻辑的器件、该器件是基于 CAL_CLK_SEL 的基准频率的缩放版本。使用一个更快的 CAL_CLK 频率、例如600KHz、将导致一个更快的校准时间、但代价是精度。我的意思是失去精度、逻辑器件可以选择非最佳 VCO、这种 VCO 仍会锁定在所需的频率、但会处于失锁的边缘。温度、电压和频率的微小变化可能会使其超过边缘。…
- 8 年多前
- 射频与微波（参考译文帖）
- 射频与微波（参考译文帖）(Read Only)

[参考译文] LMX2572：获得多个频率的相位相干行为

admin

已解决
Other Parts Discussed in Thread: LMX2572 , LMX2581 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1285072/lmx2572-getting-phase-coherent-behavior-of-multiple…
- 已回答
- 2 年多前
- 时钟和时序（参考译文帖）
- 时钟和时序（参考译文帖）(Read Only)
RE: 求推荐一款压控振荡器

Robin Feng

你这个光用VCO很难.如果有调制信号的话还是建议用超宽带DAC34SH84,然后再上变频VCO+PLL:TRF3720可以到4G;或TRF3765+TRF370417可以更高
- 12 年多前
- 存档论坛
- 其它模拟产品 (Read-Only)
TI femto Total solution

Robin Feng

此处femto的解决方案包括AFE722X, TRF3720,TRF3711,DSP,etc,附件时参考设计原理图
- TSW4300_A_sch.pdf
- 13 年多前
- 数据转换器
- 数据转换器论坛
RE: JESD204B协议相关问题

Sunny Qin

您好，请参考附件文档
- JESD204B多器件同步_：分解要求.pdf
- 9 年多前
- 数据转换器
- 数据转换器论坛
LMK 04828 使用单PLL 0-delay模式，通过PLL2倍频

hai yu1

Other Parts Discussed in Thread: LMK04828 , ADC12J2700EVM TI的工程师您好：我在使用贵公司的ADC12J2700EVM做设计时，想从LMK04828的OSCin端输入16MHz的时钟，只使用单个PLL，通过PLL2的0-delay模式倍频出2.56GHz的ADC采样时钟和0-delay的SYSREF 16MHz的时钟，遇到了PLL无法锁定的问题。我已经按附件的文档建议的修改了ADC12J2700EVM。
- tidu752-Synchronization of JESD204B Giga-Sample ADCs using Xilinx Platform for Phased Array Radars.pdf
- 9 年多前
- 接口
- 接口论坛

有关JESD204B手册问题

an liu2

已解决
Other Parts Discussed in Thread: DAC38J84 , DAC38J84EVM 寄存器37的15：13 位应当如何配置？文档中并没有提到JESD CLOCK，请问这个时钟跟其他哪个时钟存在什么关系？还是随意分频就可以？寄存器62 的4：2位，如何配置？是111代表20bit还是什么组合可以配置为20bit
- 已回答
- dac38j84.pdf
- 9 年多前
- 数据转换器
- 数据转换器论坛

未找到您搜索的内容？发布一个新问题吧。

发布新问题