Other Parts Discussed in Thread: TRF3765 需要给一个四发四收的transceiver提供相位完全同步的四路本振信号(3G左右),请教一下TRF3765能满足这个要求吗?
datasheet第39页说了“Outputs are phase-locked but not phase-matched”,是不是就意味着这四路输出之间有不确定的相位差,无法做到相位同步?
麻烦大神们指教一下,多谢了。
Other Parts Discussed in Thread: TRF3765 大家好!
在使用TRF3765这一PLL+VCO芯片时,遇到如下问题
当 使用整数分频模式时,相位噪声跟芯片文档所给基本吻合,波形如下:
当更改为小数分频模式时,即使所有寄存器设置保持不变,只更改Regiser4寄存器的第31位EN_FRAC(从0到1),相噪也会急剧恶化,近端VCO噪声恶化严重,如下图所示
请大家帮忙分析下产生该问题的原因,多谢!非常感激!!
Other Parts Discussed in Thread: TRF3765 设计中使用TRF3765芯片作为PLL,电路板设计参考TRF3765评估板,基本上和评估板完全一样。设计: SPI配置和读取正确,配置芯片锁定在1GHz时钟上。结果:频谱仪上看1GHz时钟锁定,单在两边每隔2.5MHz都有一个频率,比1GHz幅度小个15dB左右,其中俭相频率设定的就是2.5MHz,锁定指示一直显示为低。现在就是不知如何能消除鉴相频率。请帮助解答,谢谢。