搜索提示
找到 21,172 个结果 查看 问题 帖子 排序依据
    Answered

  • RE: [参考译文] DP8.3867万IR：将MDIO拉低

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 将， 查看您的示意图，我对PS_MIO_VREF_501引脚很好奇，我从Xilinx支持论坛( forums.xilinx.com/.../69.1706万)中找到了此线程 是否可以验证IO标准设置为LVCMOS25？ 第二个调试步骤是将FPGA与MDIO总线隔离，并放置一个外部MDIO主控制器与DP8.3867万进行通信。 您可以使用我们提供的基于MSP430的工具…
    • Answered

  • RE: [参考译文] DP8.364万T-EVK：带SFP的DP8.364万

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好，Adrian： FX_EN_Z绑带位于连接到PIC的RX_ER引脚上。 您能否检查PIC此引脚上是否有任何内部拉电阻器？ 我们有一个软件实用程序，它允许您连接到TI以太网PHY EVM和读/写寄存器。 您可以从 以下网址下载：www.ti.com/.../USB-2-MDIO 要使用此软件，您需要一个MSP430启动板和3根带插头连接器的电线，以连接到DP8.364万…
    • Answered

  • RE: [参考译文] 在 u-boot 中显示 DP83867IR：&quot；No Ethernet Found&quot；

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Evan-San： 感谢您的答复。 >我们可以做的一个测试是从 PHY 地址0x0扫描到0x31、并尝试在每个地址进行寄存器访问。 按顺序更改 PHY 地址后、它被识别为"5"而不是"0"。 我不知道为什么 PHY 地址为"5"、但我松了一口气 U-Boot 2024.01 (May 14 2024…
    • Answered

  • [参考译文] DP83869HM：DP83869无法正确识别设置模式，且网络端口无法通信

    已解决
    Other Parts Discussed in Thread: USB-2-MDIO 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1065900/dp83869hm-dp83869-cannot-correctly-recognize-the-setting-mode-and-the…

  • RE: AM2432: The relationship between MLINK and enhancedlink_enable for EtherCTA

    1. Yes, since MLINK mode uses PHY LED signal for link detection and polarity dependent. This might require tweaks based on PHY init and HW. 2. Link polarity is active high as now it is based MDIO state m/c which internally poll BMSR via MDIO serial interface…

  • RE: DP83848K: DP83848K MDIO数据线异常

    1、目前我们统计到的不良率大概是87/458 ； 2、MDIO线路是有上拉1.5k电阻； 3、MDIO和MDC的时序和数据结构我用示波器确认过是符合手册的描述的； 4、我也无法理解PHY的MDIO作为一个开漏引脚为何能把数据线锁定在高电平，但是出现异常时，我是带电的情况下断开了PHY和控制器之间的MDIO线路连接，并确认断开后控制器一侧的MDIO数据线恢复正常波形，而PHY一侧的MDIO数据线保持高电平。再次手动短接控制器和PHY的MDIO连接之后，MDIO数据线又被锁定在高电平。所以我认为是PHY主动将MDIO数据线的状态锁定的…
    • Answered

  • RE: [参考译文] AM62D-Q1：Linux 以太网驱动程序：分离 RGMII 和 PHY

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 是的、它关于没有 phy 和 MDIO 的 CPSW MAC 到 MAC 接口。 我们知道器件树发生了变化、但这还不够、由于 MDIO 和 PHY 驱动程序与 TI 的 CPSW 以太网驱动程序一起拧紧、因此您将看到以下日志和以太网未启动且无法正常工作。 [ 1.392907] davinci_mdio 8000f00.mdio：DaVinci MDIO 修订版 9.7、总线频率…
    • Answered

  • [参考译文] AM69：CPSW9X 接口的 MDIO 和 CPSW2G 接口的 RGMII 是否可以一起使用？

    已解决
    Other Parts Discussed in Thread: AM69 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1570362/am69-can-the-mdio-of-the-cpsw9x-interface-and-the-rgmii-of-the-cpsw2g-interface…

  • RE: AM5718: pvrsrvkm: disagrees about version of symbol module_layout

    好的，现在我将分享给您linux boot logs， [ 0.000000] Booting Linux on physical CPU 0x0 [ 0.000000] Linux version 5.10.100-g7a7a3af903 (bbb@bbb-virtual-machine) (arm-none-linux-gnueabihf-gcc (GNU Toolchain for the A-profile Architecture 9.2-2019.12 (arm-9.10)) 9.2.1…

  • RE: [参考译文] PROCESSOR-SDK-AM437X：有时下电上电后不会检测到 MDIO

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 如需了解更多相关信息、您可以找到以下数据 root@AM437X-EVM：~# ifconfig LO 链路 encap：本地环回 INET 地址：127.0.0.1 掩码：255.0.0.0 inet6 地址：::1/128 范围：主机 运行 MTU：65536 公制：1 的向上回送 Rx 数据包：2 错误：0 丢弃：0 溢出：0 帧：0 TX 数据包：2 错误：0 丢弃…

未找到您搜索的内容？发布一个新问题吧。