SN54LVTH162245使用问题求助

datasheet中有这么一句话：When VCC is between 0 and 1.5 V, the devices are in the high-impedance state during power up or power down.
However, to ensure the high-impedance state above 1.5 V, OE should be tied to VCC through a pullup resistor。也就是说在上电或掉电时，在0～1.5V之间是处于高阻抗状态的，为了使得当大于1.5V时，器件仍处于高阻抗状态，需要将OE上拉，并且需要注意的是这款芯片内部集成了总线保持电路，也就说无效的输入也会使得其处于一个有效的逻辑电平，所以当OE为低时，器件本身处于一个有效的逻辑高的状态，所以当你将OE上拉之后，处于高阻抗的状态了。 如果这款器件内部没有集成总线保持电路的话，直接将OE拉低是没有问题的。