• State
  • Locked Locked
  • Replies 1 reply
  • Subscribers 5 subscribers
  • Views 356 views
  • Users 0 members are here
Options
Options
Similar topics

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

CDCE62005: 按默认配置，无输出，无PLL_LOCK

Jing
Prodigy 60 points
Part Number: CDCE62005

采用AUX_IN输入25MHz时钟，外部配置引脚如图均设为高电平（经测量确为高电平），芯片寄存器为默认，希望能实现芯片手册示例中的输出（156.25MHz和125MHz等输出）。

经测量芯片供电正常，输入时钟正确给入，但都无输出，且PLL_LOCK始终为低电平。求问可能是出了什么问题？

  • 0
    TI__Guru**** 185470 points

    您好，

    我不确定是不是与这个有关，datasheet 描述AUX IN输入需要接晶振，您可以试一下改将输入时钟接至Primany 输入或是 secondary 输入管脚，看输出有没有变化？

    另外，您是否可以写一下VCO校准位， 因为如果VCO校准不启动，将不会有任何输出：