我输入设置为125Mhz，想要输出 1250MHz 的时钟以及 19.53125MHz 的 SYSREF 以及 312.5MHz 的时钟，但是输出的时钟不正确。以下是我的寄存器配置顺序：LMK04832.tcs
; =============================
; others
; =============================
000080
010744
010F11
011711
011F11
012744
012F44
013528
013744
013800
013F80
014100
014200
; =============================
; 1-a: Prepare for manual SYNC: SYNC_POL = 0, SYNC_MODE = 1, SYSREF_MUX = 0
; =============================
014301
013900
; =============================
; 1-b: Setup output dividers as per example: DCLKx_y_DIV
; =============================
010002
010808
011008
011808
012002
012802
013002
010200
010A00
011200
011A00
012200
012A00
013200
; =============================
; 1-c: Setup output dividers as per example: SYSREF_DIV
; =============================
013A00
013B80
; =============================
; 1-d: setup SYSREF: SYSREF_PD = 0, SYSREF_DDLY_PD = 0, DCLKx_y_DDLY_PD = 0, SYNC_EN = 1, SYSREF_PLSR_PD = 0, SYSREF_PULSE_CNT = 1 (2 pulses), SCLKx_y_PD = 0,
; =============================
014088
014311
013E01
010420
010C10
011420
011C20
012420
012C20
013420
; =============================
; 1-e: clear local SYSREF DDLY: SYSREF_CLR = 1
; =============================
014391
; =============================
; 2-a: set device clock and SYSREF divider digital delays
; =============================
01010A
01090A
01110A
01190A
01210A
01290A
01310A
013C00
;;;;;;;;;;;;;;;;;;;;;;;;
013D08
; =============================
; 2-b: set device clock digital delay half steps
; =============================
010344
010B40
011340
011B40
012344
012B44
013344
; =============================
; 2-c: Set SYSREF clock digital delay as required to achieve known phase relationships
; =============================
010528
012528
012D28
013528
;010603
010602
010E01
011601
011E01
;012603
;012E03
;013603
012602
012E02
013602
; =============================
; 2-d: To allow SYNC to affect dividers
; =============================
014400
; =============================
; 2-e: Perform SYNC by toggling SYNC_POL = 1 then SYNC_POL = 0
; =============================
0143B1
014391
; =============================
; 3-a: Prevent SYNC (SYSREF) from affecting dividers: SYNC_DISx = 1, SYNC_DISSYSREF = 1
; =============================
0144FF
; =============================
; 4-a: Release reset of local SYSREF digital delay
; =============================
014310
; =============================
; 5-a: Allow pin SYNC event to start pulser: SYNC_MODE = 0
; =============================
; =============================
; 5-b: Select pulser as SYSREF signal: SYSREF_MUX = 2
; =============================
013912
; =============================
; others
; =============================
014500
014618
01470A
;014802
;014902
01480B
01490B
014A00
;014B06
014B26
014C00
014D00
014EC0
014F7F
015001
015102
015200
015300
015478
015500
015678
015700
015896
015900
015A78
015BD4
015C20
015D00
015E1E
015F0B
016000
016101
01624C
016300
016400
01650A
017310
016600
016700
01680C
016958
016A00
016B00
016C00
016D00
016E13
017700
018200
018300