• 状态
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 15 订户
  • 视图 2864 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

关于ADS1675参考原理图中CLK管脚的一个疑问

jun feng
Intellectual 281 points
Other Parts Discussed in Thread: ADS1675, SN74AHC1G32, TLV3501, TLV3502, SN74AHCT1G125

阅读了ADS1675参考原理图发现一个疑问，请教。

ADS1675的CLK的管脚采用SN74AHC1G32DRL接入时钟，时钟源为CY22393产生。但是看了一下这个两个器件的手册，感觉电压不匹配。

SN74AHC1G32DRL在5.5v供电时，输入高最小电压为3.85V；而CY22393为3.3v供电，不可能产生这个最小电压。

请问这个是什么情况？或者SN74AHC1G32DRL在5V供电的时候能行？（手册里面没有明示啊）

谢谢

  • 0
    TI__Guru**** 295050 points

    SN74AHC1G32DRL是可以5V供电的。

    但是你说的是对的，如果想输出高电平Vcc，至少要满足VIh，Vil的要求。

    这里看起来使用SN74AHC1G32是不正确的。

  • 0 回复 Kailyn Chen
    Intellectual 281 points

    你好，我需要用两颗ADS1675同步采样，ADS1675时钟的VIH要求为0.7*AVDD（AVDD=5V）；

    我采用CY2304NZ作为时钟buffer，CY2304NZ的供电压为3.3V。

    1、是否能推荐一片逻辑芯片实现CY2304NZ到ADS1675的电平转换；

    2、能否推荐一片2个时钟输出的时钟buffer了，能够连接到ADS1675?

    3、如果都比较困难，是否能够采用5V的晶振，通过菊花链的方式将时钟输给两颗ADS1675?

    谢谢您！

                    

  • 0 回复 jun feng
    Intellectual 985 points

    实际上电平变换大多利用74系列的成本较低，这里的确不太恰当；但是你要考虑74芯片会有输入容性，3.3V会被寄生电容的响应拉高即产生一个上冲，会超过HI，之后只要不低于LI就好了；也算合理、稳定。

    较高成本的buffer的时钟附加抖动会很小，多采用回滞比较器输入、PLL+差动输出。（一定要的话可以试一下高速比较器：TLV3502  /  TLV3501并需要添加回滞电阻）

    作为一个才4M的器件，只是提供采样震荡，没必要这么干

    所以推荐你74lvc2g14或74lvc2g32，接同一输入源（效果更好）即可

  • 0 回复 jun feng
    TI__Guru**** 295050 points

    是否能推荐一片逻辑芯片实现CY2304NZ到ADS1675的电平转换；

    A: 可以采用AHCT系列的，比如SN74AHCT1G125，可以实现3.3V到5V的切换。

  • 0 回复 Kailyn Chen
    Intellectual 281 points

    谢谢！我最后选了IDT的一款能够5V供电的时钟BUFFER。