Other Parts Discussed in Thread: DAC5662
我按照DAC5662 EVM给的电路设计的电路连接FPGA，在调试DAC5662的时候出现了几个问题
1》DAC5662，的Exito, Bias_A, Bias_B管教去耦电容和非常重要，如果不接万用表测到的电源为0.9v(两个Bias连接的外部电阻都为2.7k)
2》按照我的理解DAC在一个时钟周期内的电频维持不变的但是通过示波器发现，DAC5662的输出在一个clk内的电频都不是稳定的
通过FPGA给DAc发出100M时钟的弦波的测试图(电路板的数字模拟地分割单点连接)，期待你的解答
