第一次用LVDS接口的芯片，问题低级还请见谅。
当前设计计划使用FPGA通过ADC3242采集模拟量
第一个问题，我需要采集一个OP656采集输出的0~2V的单端信号，可否把差分输入的负端接地，正端接信号去采集？
第二个问题，我的设计中只用1颗芯片，不存在多个芯片级联同步问题，SYSREF引脚应该如何处理？如果用FPGA引脚控制的话对应BANK的VCCIO应该如何选择？
第三个问题，我看到手册上有CLK的单端输入方式，我可不可以用FPGA的IO产生一个相应的单端时钟按照手册上单端时钟信号去控制ADC的采样速率？
