我的板子上3片ADS8556采用的是16bit并行数据总线与FPGA相连。我把3片的16位总线全部并联了，电路图如下：
唯一问题就是3片的16位总线直接黏在一起可以吗？
我现在调板子，2片ADC同时工作，分时读取数据没有问题；但当3片同时工作，FPGA内部就乱套了，当摘除16位总线上（我在每片ADC的16bit总线上串联了33欧的排阻）排阻后，FPGA就正常了。
我不知道直接这么连接总线会不会有问题？没有查到参考资料说不允许这么连或者允许这么连。请问专家，这样做可不可以？
我的板子上3片ADS8556采用的是16bit并行数据总线与FPGA相连。我把3片的16位总线全部并联了，电路图如下：
唯一问题就是3片的16位总线直接黏在一起可以吗？
我现在调板子，2片ADC同时工作，分时读取数据没有问题；但当3片同时工作，FPGA内部就乱套了，当摘除16位总线上（我在每片ADC的16bit总线上串联了33欧的排阻）排阻后，FPGA就正常了。
我不知道直接这么连接总线会不会有问题？没有查到参考资料说不允许这么连或者允许这么连。请问专家，这样做可不可以？
使用的3.3v LVTTL标准。ADS8556的16bit总线不是3态的嘛，是双向的。由rd信号控制输出，不知道出的是什么问题，我用示波器测波形，很好的，没严重的畸变现象，不知道我这样连可不可以？为什么把33欧改0欧呢？我的FPGA内部时序全部错乱，去掉排阻后，这样信号就进不了FPGA，FPGA内部就正常了。不知为什么
