• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 16 订户
  • 视图 1433 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

关于ADS62P49输入和DAC5682Z输出的问题

long wang4
Prodigy 30 points
Other Parts Discussed in Thread: ADS62P49, CDCE72010, DAC5682Z, LMK04906

各位好，我最近想用ADS62P49和DAC5682Z两款芯片做相关设计，经过了解数据手册和评估板手册，我对ADS62P49的数据输出及DAC5682Z的数据输入有了确定的连接。但对AD的模拟输入和DA的模拟输出方面的设计还不太确定，问题是我在前端想用射频芯片MAX2829，该芯片对AD有两对差分输出、对DA有两对差分输入，我能直接将MAX2829的差分输入、输出按照ADS62P49、DAC5682Z EVM中的变压器耦合输入、变压器耦合输出的方式做电路连接吗？能否这样连接主要是看什么指标呢？还有，如果我想由一块时钟芯片同时为这两个AD、DA提供时钟的话，用CDCE72010可以不？多谢解答？

  • 0
    TI__Expert 3047 points

    你好，

    第一个问题，你需要注意MAX2829的基带输入范围和接受基带输出范围是否与ADC和DAC芯片的输入输出范围是否兼容，必须接收信号大小在ADC量程内和DAC的输出不能太大（把变压器计算在内）。同时也需要考虑变压器的带宽和平坦程度，这个取决于你的系统。欢迎牛人补充。

    第二个问题，您可以下载TI的时钟设计软件Clock Design Tool。里面可以仿真计算出各种时钟需要的参数例如相噪或者抖动，然后可以查看是否满足。

  • 0 回复 MichaelSheep
    Prodigy 30 points

    您好，我在做设计时，对于ADS62P49的时钟输入，我计划用LVDS形式，通过手册发现要求CLKP/CLKM电压范围是-0.3V-AVDD+0.3V，LVDS VPP为700mV。这是不是表示常见的例如350mV的LVDS标准不能应用呢？若要使用ADS62P49的LVDS时钟输入，应该怎样设计？还需要注意什么？有什么参考文件吗？

    对于DAC5682Z，它的时钟输入CLKIN/CLKINC可以采用LVDS输入码？应该怎样设计？因为我看CLKIN/CLKINC的电平要求是differential voltage 0.5--1V，input common mode voltage的典型值是0.9V，也不是太符合常见LVDS设计的要求？我应该怎么办呢？？？

  • 0 回复 long wang4
    TI__Genius 10065 points

    时钟推荐使用LMK04906, 提供更灵活的频率和更低的功耗,相关的连接匹配电路参考手册如下;

    http://www.ti.com/product/lmk04906