This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

关于ADC电路layout疑问

Other Parts Discussed in Thread: ADS1259, ADS1259EVM-PDK, ISO7242C

Hi,

我有几个关于ADC电路layout的疑问。

很多工程师建议delta-sigma类型的AD芯片的数字地引脚和模拟地引脚都接到模拟地,通信接口用数字隔离器隔离。

这意思就是说AD芯片要放在模拟地平面上吗?

接口上的信号线都要隔离吗?还是只要隔离主机到AD芯片的信号线?

外部晶振的地应该接什么地?

此外,在layout中还需要注意什么问题?

目前AD芯片打算用ADS1259,还请推荐一个隔离芯片,还有±2.5V的电源芯片

  • 这意思就是说AD芯片要放在模拟地平面上吗?

    R:在芯片的贴装层下放置GND 平面。芯片底部lay一个地平面还可以使得芯片有一个屏蔽层来隔离EMI干扰。

  • Michael Yang 说:

    这意思就是说AD芯片要放在模拟地平面上吗?

    R:在芯片的贴装层下放置GND 平面。芯片底部lay一个地平面还可以使得芯片有一个屏蔽层来隔离EMI干扰。

    那这个GND指的是AGND吗?而不是DGND或者两者的混和吧

  • 接口上的信号线都要隔离吗?还是只要隔离主机到AD芯片的信号线?

    R:是否需要隔离取决于传输距离以及是否有共模噪声,应用环境是否干扰比较严重,对于通讯的可靠性是否要求非常高等来权衡,一般不需要隔离 ,如果希望能够做到最佳的性能,那么使用隔离器来使得SPI口得到干净的信号。

  • 主要是指AGND,通常在地平面 分裂出一个数字地,在输入端的GND端接在一起实现单点接地。

  • 外部晶振的地应该接什么地?

    R:这个地应该接数字地。

  • 此外,在layout中还需要注意什么问题?

    R:请参考datasheet中关于layout的总体指导思想

    LAYOUT
    Place the input buffer and input decoupling capacitors close to the ADS1259 inputs. The bypass capacitors for
    power-supply and reference decoupling should also be placed close to the device. In some cases, it may be
    necessary to use a split ground plane in which digital return currents of external components are routed away
    from the ADS1259. In this case, connect the grounds at the power supply.

  • 具体的参考layout ,请参考ADS1259 EVM板中的布局,见产品主页“用户指南 ”栏目的pdf文档的page  39
    ADS1259EVM and ADS1259EVM-PDK User's Guide

    http://www.ti.com.cn/product/cn/ads1259

  • 隔离器芯片方面,推荐你考虑ISO7242C这个四通道 2/2 25Mbps 数字隔离器来做SPI口的隔离。

  • Michael Yang 说:

    隔离器芯片方面,推荐你考虑ISO7242C这个四通道 2/2 25Mbps 数字隔离器来做SPI口的隔离。

    可是 4个SPI线, 就算我不用 REST 、START 还有一个DRDY引脚了,口不够用,怎么取舍

  • +-2.5V参考基准电压可以考虑用REF5025ID 得到正基准,用一个运放搭建一个反相器得到负基准。

  • 通讯口隔离就可以了,一般隔离只是针对高频信号才有需要,对于变化不是很频繁的低频控制信号不需要做隔离的。因此只有SPI口用ISO7242C来做隔离,其他的通用逻辑控制口 直接接上位机的I/o口就可以了。

  • Michael Yang 说:

    此外,在layout中还需要注意什么问题?

    R:请参考datasheet中关于layout的总体指导思想

    LAYOUT
    Place the input buffer and input decoupling capacitors close to the ADS1259 inputs. The bypass capacitors for
    power-supply and reference decoupling should also be placed close to the device. In some cases, it may be
    necessary to use a split ground plane in which digital return currents of external components are routed away
    from the ADS1259. In this case, connect the grounds at the power supply.

    是这样我看过一段文章

    高精度∑-△型A/D转换器的布线策略
    高精度∑-△型A/D转换器硅面积的主要部分是数字。早期生产这种转换器的时候,范例中的这种转变促使用户使用PCB平面将数字噪声和模拟噪声隔离开。与逐次逼近型A/D转换器一样,这些类型A/D转换器可能有多个模拟地、数字地和电源引脚。数字或模拟设计工程师一般都倾向于将这些引脚分开,分别连接到不同的平面。但是,这种倾向是错误的,尤其是当您试图解决16位到24位精度器件的严重噪声问题时。
    对于有10Hz数据速率的高分辨率∑-△型A/D转换器,加在转换器上的时钟(内部或外部时钟)可能为10MHz或20MHz。此高频率时钟用于开关调制器和运行过采样引擎。对于这些电路,与逐次逼近型A/D转换器一样,AGND和DGND引脚也是在同一地平面上连接在一起。而且,模拟和数字电源引脚也最好在同一平面上连接在一起。对模拟和数字电源平面的要求与高分辨率逐次逼近型A/D转换器相同。
    必须要有地平面,这意味着至少需要双面板。在此双面板上,地平面至少要覆盖整个板面积的75%。地平面层的用途是为了降低接地阻抗和感抗,并提供对电磁干扰(EMI)和射频干扰(RFI)的屏蔽作用。如果在电路板的地平面侧需要有内部连接走线,那么走线要尽可能短并与地电流回路垂直。

    LAYOUT
    Place the input buffer and input decoupling capacitors close to the ADS1259 inputs. The bypass capacitors for
    power-supply and reference decoupling should also be placed close to the device. In some cases, it may be
    necessary to use a split ground plane in which digital return currents of external components are routed away
    from the ADS1259. In this case, connect the grounds at the power supply.

    这我不太明白,我怎么觉得这两段有矛盾呢

  • 你好,最后你的地平面是怎么处理了?AGND和DGND分别通过0电阻(磁珠)单点接地到电源输入端的GND吗?谢谢