DAC121S101: dac121s101 输出减半

您好，

DAC121S101是在SCLK的下降沿移入serial input register，所以DIN数据需在SCLK的下降沿保持稳定，主控端输出DIN数据时需在SCLK上升沿输出。

建议您用示波器抓取SYNC、SCLK、DIN通信波形以分析实际输入二进制数据是多少？

现在发现0-8191  才能输出 0-5v  ,DAC121S101CIMK/NOPB是12位DAC啊   为啥实际感觉是  13位的样子啊？  奇怪？

主控端是在SCLK上升沿还是下降沿移入 输入至DAC121S101 DIN管脚数据的？您的这个问题感觉与这个有关

还是建议您用示波器捕获下SYNC、SCLK、DIN通信波形，以查看实际输入数据是什么？

     截图一个您帮忙看看

在SYNC拉低后需要16个SCLK下降沿，这样才能把16bit数据更新至 DAC register。16bit数据如下截图所示，高2位不用管它，仅接着的两位是配置工作模式，应为00，然后是12bit 数据。

看您所附波形图，一共14个SCLK下降沿，因此这不是完整的时序波形图。