Other Parts Discussed in Thread: ADC3664
上图中,ADC3664在1-wire情况是latency是1个时钟周期, 请问这个时钟周期指的是采样时钟的时钟周期还是DCLK的时钟周期。
下图是我找到的时序图,好像采样时钟也是对信号进行DDR采样吗?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
上图中,ADC3664在1-wire情况是latency是1个时钟周期, 请问这个时钟周期指的是采样时钟的时钟周期还是DCLK的时钟周期。
下图是我找到的时序图,好像采样时钟也是对信号进行DDR采样吗?
ADC3664在1-wire情况是latency是1个时钟周期, 请问这个时钟周期指的是采样时钟的时钟周期还是DCLK的时钟周期。
采样时钟的时钟周期。
下图是我找到的时序图,好像采样时钟也是对信号进行DDR采样吗?
是的,采样时钟是对信号进行采样的,而DCLK指的是串行LVDS输出的时钟。2-wire SLVDS或1-wire SLVDS是串行LVDS输出模式。